21ic电子技术开发论坛 › 单片机与嵌入式系统 › ARM技术论坛 › STM32F0使用内部晶振并超频
返回列表 发新帖我要提问

[STM32] STM32F0使用内部晶振并超频

[复制链接]
 楼主| 呐咯密密 发表于 2021-3-19 15:19 | 显示全部楼层 |阅读模式
时钟晶振
对于小型化的设备，特别是对时钟要求不高且出货量大的产品，每一颗物料都要精打细算，省下来的都是成本。如果不要晶振，每个产品都能省下一颗晶振和两颗电容，量变引起质变，嗯~还是有必要的。
此次勒裤腰带的是STM32F0，现在晶振可不便宜（好像一直都不便宜），而且日本厂商还宣布电容涨价。能省就省吧。而且经过测试，STM32的内部晶振还是很可靠的，如果不使用精准的计时，这个晶振真的可以摘。

复制
  1. static void SetSysClock(void)
    

  2. {
    

  3.          __IO uint32_t StartUpCounter = 0, HSIStatus = 0; 
    


  4. 

  5.         RCC->CR &= ~((uint32_t)RCC_CR_HSEON);                                     //关闭外部时钟 
    

  6.          RCC->CR |= ((uint32_t)RCC_CR_HSION);                                                  //使能内部时钟 HSI
    

  7.        do                                                                                                                    //等待内部时钟起振 
    

  8.            {
    

  9.             HSIStatus = RCC->CR & RCC_CR_HSIRDY;                                              // 设置RCC 
    

  10.             StartUpCounter++;                                                                                         //启动计数器
    

  11.             }
    

  12.        while((HSIStatus== 0) && (StartUpCounter != HSI_STARTUP_TIMEOUT));  // 等待 HSE 启动稳定
    


  13. 

  14.        if ((RCC->CR & RCC_CR_HSIRDY) != RESET)                                             //判断启动状态
    

  15.            {
    

  16.             HSIStatus = (uint32_t)0x01;
    

  17.            }
    

  18.        else 
    

  19.            {
    

  20.              HSIStatus = (uint32_t)0x00;                                                                       //启动不成功
    

  21.             }
    


  22. 

  23.        if (HSIStatus == (uint32_t)0x01) //启动成功
    

  24.            {
    

  25.             /* Enable Prefetch Buffer and set Flash Latency */ 
    

  26.            FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY;      //flash总线时钟使能
    


  27. 

  28.            /* HCLK = SYSCLK */      //AHB总线时钟HCLK（是系统时钟SYSCLK经过AHB分频器分频后得到的时钟，
    


  29. 

  30.                                                    //一般设置1分频，HCLK=SYSSCLK=48MHz； 
    


  31. 

  32.            RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;    //AHB总线时钟  HCLK = SYSCLK/1=48MHz
    


  33. 

  34.            /* PCLK = HCLK */         //APB总线时钟PCLK等于AHB总线时钟/1   PCLK=HCLK/1
    

  35.            RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE_DIV1;                    // PCLK=HCLK/1=48M/1=48M
    


  36. 

  37.            /* PLL configuration = HSI/2 * 12= 48 MHz */
    

  38.            RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL));
    

  39.            RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSI_Div2 | RCC_CFGR_PLLMULL14);   
    


  40. 

  41.                                                                                                                     //RC时钟2分频后 进行12倍频
    

  42.                                                                                                                     //=8M/2*12=48M
    

  43.            RCC->CR |= RCC_CR_PLLON;                                                      //使能锁相环倍频开关 /* Enable PLL */
    


  44. 

  45.            while((RCC->CR & RCC_CR_PLLRDY) == 0)                                //等待锁相环就绪 
    

  46.                    { }
    


  47. 

  48.                                                   //选择锁相环输出时钟作为系统时钟 
    

  49.            RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    

  50.            RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
    


  51. 

  52.            while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL) 
    

  53.                     { }                                                                                          //等待锁相环输出时钟已经成为系统时钟 
    

  54.             }
    

  55.          else
    

  56.                { }                                                                                              //启动失败，在此写代码 
    

  57.        }
修改时钟配置在system_stm32f0xx.c文件中进行。主要修改SetSysClock(void)这个函数，该函数默认使用外部晶振，上电会尝试启动外部时钟，通过while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL) 来判断是否启动成功，如果启动失败则会进入else尝试启动内部时钟，但是官方的库else里面是空的，我们则需要填充这部分内容。
复制
  1. /* If HSE fails to start-up, the application will have wrong clock 
    

  2.          configuration. User can add here some code to deal with this error */
    

  3.                    // HSI 内部时钟做为PLL时钟源并配置PLL 56M做为系统时钟
    

  4.     /* Enable Prefetch Buffer and set Flash Latency */
    

  5.     FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY;
    


  6. 

  7.     /* HCLK = SYSCLK */
    

  8.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    


  9. 

  10.     /* PCLK = HCLK */
    

  11.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE_DIV1;
    


  12. 

  13.     // PLL configuration = (HSI/2) * 12 = 48 MHz
    

  14.     RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_14); // 8M/2 * 14 = 56M
    


  15. 

  16.     /* Enable PLL */
    

  17.     RCC->CR |= RCC_CR_PLLON;
    


  18. 

  19.     /* Wait till PLL is ready */
    

  20.     while ((RCC->CR & RCC_CR_PLLRDY) == 0)
    

  21.     {
    

  22.     }
    


  23. 

  24.     /* Select PLL as system clock source */
    

  25.     RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); // PLL 做系统时钟
    


  26. 

  27.     /* Wait till PLL is used as system clock source */
    

  28.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    

  29.     {
    

  30.     }
将上述内容填充进else便可，只需修改RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_14);中的RCC_PLLMul_14参数便可修改主频。
为了切换内外部时钟方便，可在函数开头加

屏蔽上面一行则使用内部时钟，屏蔽下面一行则使用外部时钟。
我贴的代码是使用内部时钟并超频到56M，标准是48M。
下面贴上所有代码：
复制
  1. static void SetSysClock(void)
    

  2. {
    

  3.   __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
    

  4.   
    

  5.   /* SYSCLK, HCLK, PCLK configuration ----------------------------------------*/
    

  6.   /* Enable HSE */   
    

  7. //修改为内部晶振        
    

  8. //RCC->CR |= ((uint32_t)RCC_CR_HSEON);
    

  9.         RCC->CR &= ~((uint32_t)RCC_CR_HSEON);
    

  10.  
    

  11.   /* Wait till HSE is ready and if Time out is reached exit */
    

  12.   do
    

  13.   {
    

  14.     HSEStatus = RCC->CR & RCC_CR_HSERDY;
    

  15.     StartUpCounter++;  
    

  16.   } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
    


  17. 

  18.   if ((RCC->CR & RCC_CR_HSERDY) != RESET)
    

  19.   {
    

  20.     HSEStatus = (uint32_t)0x01;
    

  21.   }
    

  22.   else
    

  23.   {
    

  24.     HSEStatus = (uint32_t)0x00;
    

  25.   }  
    


  26. 

  27.   if (HSEStatus == (uint32_t)0x01)
    

  28.   {
    

  29.     /* Enable Prefetch Buffer and set Flash Latency */
    

  30.     FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY;
    

  31.  
    

  32.     /* HCLK = SYSCLK */
    

  33.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    

  34.       
    

  35.     /* PCLK = HCLK */
    

  36.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE_DIV1;
    


  37. 

  38.     /* PLL configuration = HSE * 6 = 48 MHz */
    

  39.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL));
    

  40.     RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_PREDIV1 | RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLMULL7);
    

  41.             
    

  42.     /* Enable PLL */
    

  43.     RCC->CR |= RCC_CR_PLLON;
    


  44. 

  45.     /* Wait till PLL is ready */
    

  46.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
    

  47.     {
    

  48.     }
    


  49. 

  50.     /* Select PLL as system clock source */
    

  51.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    

  52.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    
    


  53. 

  54.     /* Wait till PLL is used as system clock source */
    

  55.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    

  56.     {
    

  57.     }
    

  58.   }
    

  59.   else
    

  60.   { /* If HSE fails to start-up, the application will have wrong clock 
    

  61.          configuration. User can add here some code to deal with this error */
    

  62.                    // HSI 内部时钟做为PLL时钟源并配置PLL 56M做为系统时钟
    

  63.     /* Enable Prefetch Buffer and set Flash Latency */
    

  64.     FLASH->ACR = FLASH_ACR_PRFTBE | FLASH_ACR_LATENCY;
    


  65. 

  66.     /* HCLK = SYSCLK */
    

  67.     RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
    


  68. 

  69.     /* PCLK = HCLK */
    

  70.     RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE_DIV1;
    


  71. 

  72.     // PLL configuration = (HSI/2) * 12 = 48 MHz
    

  73.     RCC_PLLConfig(RCC_PLLSource_HSI_Div2, RCC_PLLMul_14); // 8M/2 * 14 = 56M
    


  74. 

  75.     /* Enable PLL */
    

  76.     RCC->CR |= RCC_CR_PLLON;
    


  77. 

  78.     /* Wait till PLL is ready */
    

  79.     while ((RCC->CR & RCC_CR_PLLRDY) == 0)
    

  80.     {
    

  81.     }
    


  82. 

  83.     /* Select PLL as system clock source */
    

  84.     RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); // PLL 做系统时钟
    


  85. 

  86.     /* Wait till PLL is used as system clock source */
    

  87.     while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)RCC_CFGR_SWS_PLL)
    

  88.     {
    

  89.     }
    

  90.   }  
    

  91. }


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
龙丹 发表于 2021-3-19 17:38 | 显示全部楼层
谢谢楼主分享，
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

呐咯密密 Image Image
认证：苏州澜宭自动化科技嵌入式工程师
简介：本人从事磁编码器研发工作，负责开发2500线增量式磁编码器以及17位、23位绝对值式磁编码器，拥有多年嵌入式开发经验，精通STM32、GD32、N32等多种品牌单片机，熟练使用单片机各种外设。

567

主题

4081

帖子

56

粉丝
快速回复 在线客服 返回列表 返回顶部