FPGA论坛、CPLD论坛是中国电子网技术论坛热门版块之一,丰富的技术资源下载,软件下载,源码下载,FPGA及CPLD等可编程逻辑技术设计经验交流,分享,视频课程,在线学习。

海量FPGA源码、软件下载:dl.21ic.com
在线视频培训:open.21ic.com
承接外包项目:project.21ic.com
今日: 0|主题: 14190|帖子: 104216 收藏 (179)
版块主题
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest  ...23
2019-1-7 14:01 50 60517
[FPGA] 双通道250Msps采集和双通道12.6Gsps回放电路设计 attach_img New
2024-11-18 19:38 0 244
[FPGA] FPGA 全网视频教程大搜罗,共14套,完整版 attachment  ...23456..15
2024-11-17 21:17 286 35075
[verilog] 两套夏宇闻 verilog HLD 视频课程  ...2
2024-11-16 07:57 34 29353
[CPLD] CPLD系统设计视频课程,附资料包 attach_img
2024-11-15 13:45 4 16740
[VHDL] Verilog典型电路设计 华为  ...234
2024-11-14 16:44 79 18254
[FPGA] fpga开发有刷直流电机如何控制让电机锁定不转动 New
2024-11-14 15:53 0 463
[FPGA] FPGA 黑金开发平台AX301资料  ...23456..7
2024-11-14 11:10 129 23244
[FPGA] 基于FPGA的SLVS-EC RX代码实现 新人帖 attach_img
2024-11-14 09:49 0 513
[FPGA] 易灵思FPGA用的人多吗
2024-11-12 16:54 11 5905
[FPGA] FPGA 资料合集 压缩包版本  ...23456..13
2024-11-8 08:50 244 70102
[FPGA] FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别? attach_img
2024-11-5 11:17 1 2792
[FPGA] 今日说“法”:FPGA“可编程” 的 “魅惑”
2024-11-3 00:19 0 1697
[FPGA] FPGA设计高级技巧 Xilinx篇  ...23
2024-11-2 17:22 56 16440
[FPGA] 在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流
2024-11-1 16:56 0 941
[FPGA] FPGA专业书籍,详细介绍了Xilinx FPGA器件、ISE设计开发工具...  ...23456..9
2024-10-31 16:14 179 45794
[FPGA] FPGA资料合集 PDF版本  ...23456..39
2024-10-31 15:56 779 124645
[FPGA] 求基于ZYNQ的AD7768采集工程,学习参考下 新人帖
2024-10-30 21:05 1 1221
[FPGA] vivado2020**版安装在公司电脑上会有法律风险吗
2024-10-26 10:45 0 1174
[CPLD] CPLD和FPGA入门全流程视频教程,基础中的基础! digest  ...23
2024-10-24 17:25 49 47189
[Quartus] 熟悉quartus的朋友请进请问为什么pin planner里会出现jtag信号 attach_img
2024-10-16 12:22 2 2361
[FPGA] 8份经典的华为FPGA设计文档资料 attach_img  ...23456..8
2024-9-28 18:16 158 40805
[FPGA] FPGA做深度学习能走多远?
2024-9-27 20:53 0 2064
[FPGA] 写 Verilog 如何做到心中有电路?
2024-9-26 20:30 0 2137
[verilog] 黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包 attachment  ...23
2024-9-26 13:34 44 42642
关于自动售货机设计问题,非常纠结,高手见笑了
2024-9-26 11:29 8 5178
[verilog] 自动售货机 Verilog 语言 状态机 FPGA 源代码 论文完整程序及... attach_img
2024-9-26 11:23 1 2950
[FPGA] 怎么样提高verilog代码编写水平?
2024-9-25 20:05 0 2128
[FPGA] FPGA Verilog HDL代码如何debug?
2024-9-24 19:16 0 2160
[FPGA] 黑金—FPGA-驱动篇  ...2
2024-9-24 15:46 23 17522
FPGA串口接收的波特率时钟满足条件但没有输出 新人帖 attach_img
2024-9-20 17:03 6 6816
[verilog] 抄篇作文-顶层模块&子模块 attach_img
2024-9-14 08:26 0 2523
[FPGA] FPGA DDR4读写实验 attach_img
2024-9-13 20:19 0 3034
[FPGA] FPGA Verilog HDL有什么奇技淫巧? attach_img
2024-9-12 19:10 0 2593
[FPGA] 如何用FPGA实现一个通信系统的发射端&接收机? attach_img
2024-9-10 19:17 0 3085
[FPGA] 为什么FPGA属于硬件,还需要搞算法? attach_img
2024-9-9 16:55 0 3026
怎么采集波形中的数据 attach_img
2024-9-6 15:30 0 2724
这个LVDS数据波形数据怎么解读 attach_img
2024-9-3 07:42 8 5102
VIO中的input怎么进行出串行数据输入
2024-9-3 07:40 0 3014
[FPGA] 8通道PCIe-SGDMA,PCIe-QDMA,PCIe-RDMA,PCIe-CDMA控制器,Xilinx FPGA,高性能低延时,介绍使用手册 attachment
2024-9-2 10:11 1 3880
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则