21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
14个经典DSP程序 attachment
ps ，verilo ，verilong ，接口 ，DSP ，dsp程序
EDA 技术 gaochy1126 2025-6-26 17 609 gaochy1126 2025-6-26 17:19
交通大学Verilog高级数字设计 attachment
verilo ，verilog ，数字设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 2462 gaochy1126 2025-5-31 16:29
基于Verilog HDL的数字系统应用设计 attachment
HDL ，hd ，verilo ，verilog ，应用设计
EDA 技术 gaochy1126 2025-5-31 26 2483 gaochy1126 2025-6-26 17:20
Verilog基本电路设计指导书 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 11 2360 yeates333 2025-5-31 16:37
verilog黄金参考指南中文版 attachment
verilo ，verilog ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 2416 yeates333 2025-5-31 16:38
Verilog典型电路设计 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 0 2379 gaochy1126 2025-5-31 16:15
Verilog的135个经典设计实例 attachment
verilo ，verilog ，设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 0 2345 gaochy1126 2025-5-31 16:15
Verilog HDL程序设计 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 2346 gaochy1126 2025-5-31 16:13
Verilog HDL程序设计与实践 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 2277 gaochy1126 2025-5-31 16:07
真的懂Verilog吗
verilo ，verilog ，仿真 ，事件 ，响应
EDA 技术 gaochy1126 2025-4-30 0 4178 gaochy1126 2025-4-30 23:13
verilog程序时序问题 attach_img
verilo ，verilog ，verilog程序 ，时序
FPGA论坛 feiyang0725 2025-3-3 3 4810 aozima 2025-3-3 15:23
Verilog 语法入门
verilo ，verilog ，or ，ar ，code
EDA 技术 gaochy1126 2024-12-31 0 8518 gaochy1126 2024-12-31 08:33
从零开始学CPLD和Verilog HDL编程技术 attachment
CPLD ，HDL ，PLD ，hd ，verilo
技术资源专区 王栋春 2024-12-5 0 3561 王栋春 2024-12-5 22:11
verilog哪本书比较好
verilo ，verilog ，设计 ，hd ，HDL
EDA 技术 gaochy1126 2024-11-30 3 11004 作业粉碎机 2025-4-18 21:17
哪个软件写verilog体验最好？
verilo ，verilog ，软件 ，体验
EDA 技术 gaochy1126 2024-11-30 0 10414 gaochy1126 2024-11-30 21:37
vhdl和verilog哪个好?
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 2 10821 暖茶轻语 2025-4-15 20:01
Verilog &与&&的区别
verilo ，verilog ，AMP ，逻辑 ，操作
EDA 技术 gaochy1126 2024-11-30 0 8679 gaochy1126 2024-11-30 21:33
Verilog中“=”和“<=”的区别
verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 8557 gaochy1126 2024-11-30 21:33
如何写好状态机_fpga_verilog
FPGA ，PGA ，verilo ，verilog ，状态机
EDA 技术 gaochy1126 2024-11-30 0 8789 gaochy1126 2024-11-30 21:32
赋值运算符‘＜=‘和‘=‘
运算符 ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 8199 gaochy1126 2024-11-30 21:31
12345678910... 29下一页