21ic电子技术开发论坛 verilo 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
verilog中wire和reg的区别 Microchip 734774645 2023-12-18 19 710 勇敢的大白菜 2024-3-4 10:36
verilog基础——always、initial
RSSTveriloverilog编译
EDA 技术 gaochy1126 2023-11-30 0 1864 gaochy1126 2023-11-30 20:54
Verilog中的运算符 EDA 技术 gaochy1126 2023-11-30 0 1954 gaochy1126 2023-11-30 20:52
一文带你了解verilog基础语法 EDA 技术 gaochy1126 2023-11-30 0 1950 gaochy1126 2023-11-30 20:51
Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 EDA 技术 gaochy1126 2023-11-30 0 1927 gaochy1126 2023-11-30 20:50
verilog 中! 与 ~ 的区别 EDA 技术 gaochy1126 2023-11-30 0 1844 gaochy1126 2023-11-30 20:49
[资料] Verilog设计快速入门秘籍 attachment 技术资源专区 王栋春 2023-11-3 0 2589 王栋春 2023-11-3 22:44
[资料] Verilog的135个经典设计实例 attachment 技术资源专区 王栋春 2023-11-3 1 3016 thynet 2024-1-31 13:16
Verilog几个这样的写法 EDA 技术 gaochy1126 2023-8-31 1 3155 地瓜patch 2023-8-31 23:01
verilog中符号位的扩展问题 EDA 技术 gaochy1126 2023-8-31 0 3144 gaochy1126 2023-8-31 22:24
verilog,有符号数的运算 EDA 技术 gaochy1126 2023-8-31 0 3109 gaochy1126 2023-8-31 22:23
verilog的结构化、数据流、行为级描述方式 EDA 技术 gaochy1126 2023-8-31 0 3148 gaochy1126 2023-8-31 22:23
verilog中的基本数据类型 EDA 技术 gaochy1126 2023-8-31 0 3141 gaochy1126 2023-8-31 22:22
Verilog 模块例化 EDA 技术 gaochy1126 2023-8-31 0 3108 gaochy1126 2023-8-31 22:22
verilog仿真文件数组初始化出错 attach_img FPGA论坛 比神乐 2023-7-28 2 3441 比神乐 2023-10-28 09:49
VERILOG重点解析 EDA 技术 gaochy1126 2023-5-29 0 3084 gaochy1126 2023-5-29 16:13
ALWAYS语句 EDA 技术 gaochy1126 2023-5-29 0 2985 gaochy1126 2023-5-29 16:12
FUNCTION —— VERILOG的函数
IOTIfunctionveriloverilog
EDA 技术 gaochy1126 2023-5-29 0 3031 gaochy1126 2023-5-29 16:09
VERILOG常见的误区 EDA 技术 gaochy1126 2023-5-29 15 3204 gaochy1126 2023-5-29 16:58
VERILOG语法之GENERATE
GenTEgeveriloverilog
EDA 技术 gaochy1126 2023-5-29 12 3271 gaochy1126 2023-5-29 17:04