21ic电子技术开发论坛 › verilo › 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
交通大学Verilog高级数字设计 attachment
verilo ，verilog ，数字设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 217 gaochy1126 2025-5-31 16:29
基于Verilog HDL的数字系统应用设计 attachment
HDL ，hd ，verilo ，verilog ，应用设计
EDA 技术 gaochy1126 2025-5-31 21 224 gaochy1126 2025-5-31 16:44
Verilog基本电路设计指导书 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 11 223 yeates333 2025-5-31 16:37
verilog黄金参考指南中文版 attachment
verilo ，verilog ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 223 yeates333 2025-5-31 16:38
Verilog典型电路设计 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 0 202 gaochy1126 2025-5-31 16:15
Verilog的135个经典设计实例 attachment
verilo ，verilog ，设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 0 202 gaochy1126 2025-5-31 16:15
Verilog HDL程序设计 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 202 gaochy1126 2025-5-31 16:13
Verilog HDL程序设计与实践 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 205 gaochy1126 2025-5-31 16:07
真的懂Verilog吗
verilo ，verilog ，仿真 ，事件 ，响应
EDA 技术 gaochy1126 2025-4-30 0 2301 gaochy1126 2025-4-30 23:13
verilog程序时序问题 attach_img
verilo ，verilog ，verilog程序 ，时序
FPGA论坛 feiyang0725 2025-3-3 3 3913 aozima 2025-3-3 15:23
Verilog 语法入门
verilo ，verilog ，or ，ar ，code
EDA 技术 gaochy1126 2024-12-31 0 7590 gaochy1126 2024-12-31 08:33
从零开始学CPLD和Verilog HDL编程技术 attachment
CPLD ，HDL ，PLD ，hd ，verilo
技术资源专区 王栋春 2024-12-5 0 3527 王栋春 2024-12-5 22:11
verilog哪本书比较好
verilo ，verilog ，设计 ，hd ，HDL
EDA 技术 gaochy1126 2024-11-30 3 10048 作业粉碎机 2025-4-18 21:17
哪个软件写verilog体验最好？
verilo ，verilog ，软件 ，体验
EDA 技术 gaochy1126 2024-11-30 0 9374 gaochy1126 2024-11-30 21:37
vhdl和verilog哪个好?
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 2 9911 暖茶轻语 2025-4-15 20:01
Verilog &与&&的区别
verilo ，verilog ，AMP ，逻辑 ，操作
EDA 技术 gaochy1126 2024-11-30 0 7742 gaochy1126 2024-11-30 21:33
Verilog中“=”和“<=”的区别
verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 7641 gaochy1126 2024-11-30 21:33
如何写好状态机_fpga_verilog
FPGA ，PGA ，verilo ，verilog ，状态机
EDA 技术 gaochy1126 2024-11-30 0 7891 gaochy1126 2024-11-30 21:32
赋值运算符‘＜=‘和‘=‘
运算符 ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 7339 gaochy1126 2024-11-30 21:31
非阻塞赋值
阻塞 ，阻塞赋值 ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 7321 gaochy1126 2024-11-30 21:30
12345678910... 29下一页