21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog中的signed类型
verilog ，数据类型 ，TE ，ig ，使用 ，11
EDA 技术 gaochy1126 2026-1-31 0 0 gaochy1126 2026-1-31 22:16
verilog HDL实现中值滤波
HDL ，verilog ，模块 ，中值滤波 ，RA ，ENA
EDA 技术 gaochy1126 2025-10-28 17 3896 alvpeg 2025-10-29 20:01
Verilog的边沿检测
RTL ，verilog ，信号 ，寄存器 ，电路 ，电路图
EDA 技术 gaochy1126 2025-9-28 16 6906 gaochy1126 2025-9-28 19:39
Verilog：有符号数加法器
RTL ，verilog ，仿真 ，信号 ，加法器 ，操作
EDA 技术 gaochy1126 2025-9-28 11 6898 mattlincoln 2025-9-28 19:40
NVMe高速传输之摆脱XDMA设计10:性能监测单元设计 attach_img
， ， ， ，
FPGA论坛 xianuser 2025-8-23 0 8388 xianuser 2025-8-23 17:13
Verilog HDL硬件描述语言 attachment
HDL ，verilog ，硬件 ，verilo ，hd
EDA 技术 gaochy1126 2025-7-30 11 11417 gaochy1126 2025-7-30 10:18
夏宇闻Verilog学习笔记第一章
verilog ，学习笔记 ，verilo ，语言
电子技术交流论坛 LINGXUEG 2025-7-17 0 384 LINGXUEG 2025-7-17 10:36
交通大学Verilog高级数字设计 attachment
verilo ，verilog ，数字设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 11377 gaochy1126 2025-5-31 16:29
基于Verilog HDL的数字系统应用设计 attachment
HDL ，hd ，verilo ，verilog ，应用设计
EDA 技术 gaochy1126 2025-5-31 26 14463 gaochy1126 2025-6-26 17:20
Verilog基本电路设计指导书 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 11 11358 yeates333 2025-5-31 16:37
verilog黄金参考指南中文版 attachment
verilo ，verilog ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 11368 yeates333 2025-5-31 16:38
Verilog典型电路设计 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 0 10892 gaochy1126 2025-5-31 16:15
Verilog的135个经典设计实例 attachment
verilo ，verilog ，设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 0 10950 gaochy1126 2025-5-31 16:15
Verilog HDL程序设计 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 10942 gaochy1126 2025-5-31 16:13
Verilog HDL程序设计与实践 attachment
HDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2025-5-31 0 10308 gaochy1126 2025-5-31 16:07
verilog 语法基础汇总
verilog ，运算符 ，AMP ，函数 ，11 ，输出
EDA 技术 gaochy1126 2025-4-30 0 11976 gaochy1126 2025-4-30 23:13
真的懂Verilog吗
verilo ，verilog ，仿真 ，事件 ，响应
EDA 技术 gaochy1126 2025-4-30 0 11719 gaochy1126 2025-4-30 23:13
verilog程序时序问题 attach_img
verilo ，verilog ，verilog程序 ，时序
FPGA论坛 feiyang0725 2025-3-3 3 10364 aozima 2025-3-3 15:23
求助FPGA状态机的条件always0和!always0是什么?（quartus II生成） attach_img
FPGA ，verilog ，Quartus ，状态机
FPGA论坛 泼墨染笛香 2025-1-7 1 12444 泼墨染笛香 2025-1-8 09:40
Verilog 语法入门
verilo ，verilog ，or ，ar ，code
EDA 技术 gaochy1126 2024-12-31 0 13823 gaochy1126 2024-12-31 08:33
12345678910... 58下一页
在线客服