FPGA论坛、CPLD论坛是中国电子网技术论坛热门版块之一,丰富的技术资源下载,软件下载,源码下载,FPGA及CPLD等可编程逻辑技术设计经验交流,分享,视频课程,在线学习。

海量FPGA源码、软件下载:dl.21ic.com
在线视频培训:open.21ic.com
承接外包项目:project.21ic.com
收藏本版 |订阅

今日: 0|主题: 14384|帖子: 104916

 
隐藏置顶帖 本版置顶 X-FEST 2012资料发布  ...23
2019-1-7 14:01 50 87580
[FPGA] DONT_TOUCH约束 attach_img
2020-9-18 14:30 0 1402
[CPLD] CPLD和FPGA入门全流程视频教程,基础中的基础!  ...23
2026-6-23 14:55 61 70318
[CPLD] CPLD系统设计视频课程,共10讲
2022-12-31 19:39 6 18992
[FPGA] 可用串口配置的SDRAM控制器,附实现工程、源码和仿真~~ 编辑推荐 attachment  ...2
2016-5-12 13:56 30 7772
一种多芯片串行收发器纠偏方法 agree
2013-9-30 13:53 8 3658
使用S6 GTP实现OC3接口 attachment
2014-3-27 10:35 13 3001
7系列GTX 40G10G动态切换流程 attachment agree
2013-11-12 20:16 9 2503
SP6 DDR、GTP总结
2013-7-18 00:03 7 2970
用Vivado-HLS实现低latency 除法器 agree
2013-4-18 20:43 12 6569
7系列GTX在CPRI应用下速率切换流程
2013-4-15 10:03 4 4485
Xilinx SERDES调试方法 agree
2015-1-10 22:36 17 8087
如何在Vivado HLS设计中定义AXI4接口 agree
2016-2-25 16:18 5 4338
如何使用XDC时序约束编辑器 agree
2013-1-6 11:55 0 3229
如何设置多周期路径 agree  ...2
2013-3-26 22:03 27 6230
利用赛灵思FGPA实现降采样FIR滤波器 agree  ...2
2014-6-28 20:14 27 8443
浅析FPGA Editor如何提升设计效率 agree  ...2
2013-5-8 21:46 26 8553
Modelsim ROM ip 仿真 原创哦 agree
2013-9-29 23:10 4 4689
verilog学习五点经验分享 agree  ...234
2017-4-16 18:24 61 21540
添加时序约束的技巧分析
2013-1-30 13:49 13 6287
Verilog HDL语言always块未声明positive或negative导致的时钟不对准 attach_img
2013-1-30 13:52 5 3163
静态时序分析(STA,Static Timing Analysis)基础与应用3
2013-6-25 09:46 17 4874
静态时序分析(STA,Static Timing Analysis)基础与应用2  ...2
2014-10-27 21:33 20 5994
静态时序分析(STA,Static Timing Analysis)基础与应用1  ...2
2014-10-27 21:48 33 7132
Xilinx DDR3控制器接口带宽利用率测试<五>
2014-11-20 16:35 5 3515
Xilinx DDR3控制器接口带宽利用率测试<四> agree
2012-11-6 23:02 3 2246
Xilinx DDR3控制器接口带宽利用率测试<三> agree
2014-11-20 16:39 4 2799
Xilinx DDR3控制器接口带宽利用率测试(二)
2024-12-3 10:48 8 14676
Xilinx DDR3控制器接口带宽利用率测试(一)
2014-11-20 09:22 6 3501
FPGA按键防抖动,最精简的写法只有10行 attachment agree  ...234
2016-11-7 14:21 65 26434
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部