Verilog HDL 学习笔记

发表于 2013-3-26 09:13

旧贴新顶

发表于 2013-3-26 22:04

jakfens 发表于 2013-3-26 09:13
旧贴新顶

感谢啊

发表于 2013-3-26 22:39

GoldSunMonkey 发表于 2013-3-26 22:04
感谢啊

:lol 之前没看到这个贴哦

发表于 2013-6-6 23:03

nice

发表于 2013-6-7 15:28

发表于 2013-6-12 10:25

两个always的敏感信号一样，这样在语法上可以吗？是不是加上OR就可以了。刚看，很多不懂的。

发表于 2013-6-12 23:47

huabutterfly 发表于 2013-6-12 10:25
两个always的敏感信号一样，这样在语法上可以吗？是不是加上OR就可以了。刚看，很多不懂的。 ...

可以

发表于 2013-7-15 21:18

学习了

发表于 2013-7-17 23:59

seupjl 发表于 2013-7-15 21:18
学习了

欢迎常来啊

发表于 2014-7-1 14:24

新手来学习

发表于 2014-7-1 15:40

新手来学习

发表于 2014-7-5 21:48

很好

发表于 2015-12-22 20:28

好好，新手学习下

发表于 2016-1-5 11:22

谢谢分享

发表于 2016-4-6 15:43

谢谢分享！

发表于 2016-4-11 12:55

那请问S1、S2、S3等该如何定义？

发表于 2016-9-11 22:46

学习了。

发表于 2019-10-9 11:35

学习学习，学习学习。