CLB概览
CLB是可配置逻辑块的简称。
这是FPGA整个矩形配置结构中的基本单元。
1CLB = 2X2 Slice
1Slice = 2 (LUT+FF) + 其他运算、进位、MUX资源
每个CLB都是相同的，所以知道一个就知道了全部。接下来重点研究CLB。
Slice
上面讲到了一个CLB有2*2个Slice。
这个4个slice可以分成左右两对，我们来看他们的主要区别。
左边的是SLICE-M，带有存储增强功能（分布式存储器，移位寄存器等）。
右边的是SLICE-L，没有存储增强功能。
那么为什么左右不一样呢？
我认为，提供SLICE-M的目的就是为了让通用FPGA能够对存储应用有更多支持。
那为什么右边的没有存储增强呢？
最重要的原因是减小CLB右侧的面积，从而降低整个芯片的价格成本。
同时，纯粹的logic设计可以提供比混杂设计的SLICE-M更优的性能。
Logic Cell 的概念
经常有人混淆CLB和LC的概念。这里就给大家澄清一下。
CLB就不用讲了，就是上面说到的2*2 slice阵列构成的可配置逻辑块。
LC则比CLB要小多了。如果给个公式就是：
Logic Cell = 1LUT + 1FF （存储单元）
那么一个Slice 等价于多少LC呢？
看到后面的内容你会知道，一个Slice 里面有两个LUT和两个FF，但是除此之外，还有一些运算增强单元。
所以Xilinx给出的S3E的slice等价LC个数为：2.25
|
楼主
