Xilinx DDR3控制器接口带宽利用率测试<五>

发表于 2012-11-6 22:34

七.结论
经过上面若干测试项的验证，可以发现：Xilinx的DDR3控制器结合DDR3芯片对于按地址连续存储，效率还是比较高的，基本上可以达到95%以上（一些零散的开销未详细计算，故取5%作为这些开销的总和）。但Xilinx的DDR3控制器对DDR3的随机地址存取效率比较低。对于一些查表应用，由于查表地址是随机的，DDR3的存取效率是很低的。
造成随机存取效率较低的原因主要有：1.同Bank行切换；2.同时打开的Bank数只能是4个；3.读写切换。
随机存取DDR3带宽利用率基本维持在11.8%-40%之间。

发表于 2012-11-6 22:35

八.解决办法

1.将Xilinx的DDR3控制器的同时能打开的bank数改为8；

2.调整DDR3访问（读或写）的顺序，避免同Bank行切换以及读写切换。

发表于 2012-11-6 22:42

读了，不错

发表于 2012-11-6 23:03

总结，不错。

发表于 2013-10-23 11:46

有点没懂

发表于 2014-11-20 16:35

学习了

Xilinx DDR3控制器接口带宽利用率测试<五>

相关帖子

浏览过的版块

突出贡献奖章

沉静之湖泊

经常做客

技术新星奖章

精华达人奖章

湍急之河流

技术高手奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章