[verilog] 黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包

[复制链接]
61670|51
versry 发表于 2023-1-9 23:17 来自手机 | 显示全部楼层
versry 发表于 2023-1-9 23:18 来自手机 | 显示全部楼层
cool_coder 发表于 2023-1-19 22:09 | 显示全部楼层
学习一下
shell.albert 发表于 2023-3-16 18:00 | 显示全部楼层
支持!
52wm 发表于 2023-3-19 09:43 | 显示全部楼层
93315074 发表于 2023-3-31 18:19 | 显示全部楼层
谢谢,学习下
undeadde 发表于 2023-4-15 15:50 | 显示全部楼层
我测深圳 发表于 2023-4-23 20:40 | 显示全部楼层
我测深圳
lightman618 发表于 2023-5-6 12:53 | 显示全部楼层
感谢!!!!!!
wangwenya12 发表于 2023-5-18 09:47 | 显示全部楼层
提取码
chendwen 发表于 2023-5-22 22:25 | 显示全部楼层
很开心找到这个资料,学习了
freeman25 发表于 2023-5-30 12:07 | 显示全部楼层
找了好多地方,终于找到

ltmmcu 发表于 2024-4-10 09:32 | 显示全部楼层
感谢分享
codyhong 发表于 2024-4-15 11:28 | 显示全部楼层
非常好的资料!谢谢共享!
KuJJ 发表于 2024-4-17 09:32 | 显示全部楼层
看看 谢谢!
szfightfight 发表于 2024-4-22 14:09 | 显示全部楼层
学习学学习
huangrenzhi 发表于 2024-4-25 09:06 | 显示全部楼层
学习一下
zxaft123 发表于 2024-7-10 14:50 | 显示全部楼层
好人一生平安
zhizuzhe 发表于 2024-7-21 19:58 | 显示全部楼层
非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。
mbutterfly 发表于 2024-7-31 08:20 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部