HC32F460的Timer43输出PWM使能影响无效电平
本帖最后由 地瓜ing 于 2021-3-24 16:26 编辑在使用F460的Timer4控制电机时发现，改变OCSR寄存器的OCEL时会出现OCPL跟着一起改变的情况，OCEL写1输出PWM正常，但OCPL同时会自动被置1，当关闭PWM输出时，即OCEL写0时，OCPL继续保持为1，导致PWM输出保持高。
PWM模式使用直通模式，并且L通道也通过CSMR配置为了独立模式。
找了两天始终没找到原因，请官方帮忙分析一下
UL最严重，切相切不了了 您好，请问这个问题解决了吗，我也遇到了同样的问题 OCPL是跟随PWM的高低电平变化的，设置OCEL无效电平之后，再设置OCPL为需要的电平 watermellon 发表于 2021-6-29 23:11
OCPL是跟随PWM的高低电平变化的，设置OCEL无效电平之后，再设置OCPL为需要的电平 ...
对的，OCPL可以看作是一个中间信号，有两种控制方式，其一是OCEL disable之后，直接在寄存器操作OCPL，其二是OCEL设置enable之后，由OCCR和OCMR的逻辑调制OCPL， 1 开始我怀疑是Keil的vsd文件编写错误, 后来仔细比对了 用户手册, 发现没有问题.
2 仔细研究了这个Bug, 裁剪了所有代码.发现规律, OCPLOCPH似乎是状态寄存器, 反应当前引脚的电平, 而非 控制寄存器. 其控制并不由用户控制!!!
3 严重怀疑是用户手册错了. 最最起码, 哪怕 OCPL OCPH由OCCR&OCMR的逻辑调剂, 那么用户手册也存在严重的表述错误,误导用户!!!
4PWM输出的时候, OCPH OCPL电平不定, 这个时候 用户按照原先设定的电平, 希望OCEL OCEH 禁能之后,可以完全控制MOS桥,但是 事实是, OCEL OCEH禁能之前, OCPH OCPL随机, 很可能 禁能之后就 短路桥了 lavion 发表于 2021-7-13 14:33
1 开始我怀疑是Keil的vsd文件编写错误, 后来仔细比对了 用户手册, 发现没有问题.
2 仔细研究了这个Bug ...
当OCEL为1的时候，OCPL是由OCMR和OCCR等共同调制决定的，当OCEL是0的时候，OCPL可以通过寄存器自由设定。 这么多问题，打算用这个系列的，现在用不用呢 zhitao2072 发表于 2021-7-13 17:45
这么多问题，打算用这个系列的，现在用不用呢
不要用，小厂，支持力度特别差，一堆bug 楼主请问你使用了多少Mhz的时钟呢？我遇到MPLL一使用就出问题了 MPLL的系数配置要符合要求，超范围了就会配置失败。参考用户手册1.21版本75页时钟源规格@pic学习能手 lavion 发表于 2021-7-13 14:33
1 开始我怀疑是Keil的vsd文件编写错误, 后来仔细比对了 用户手册, 发现没有问题.
2 仔细研究了这个Bug ...
紧急情况关闭PWM，有专门的EMB模块，不是靠这里的，你手册没看完……
难怪一直纠结这个地方，这里一般使能OCEL之后，就从来不care…… 感谢楼主细致的分享，不错的经验总结，很棒的。
华大代理QQ：409946461 可以技术支持[ 芯片的外设设计的经常超出正常人思维，说明书写的让人难理解，蛋疼的很，非用户体验友好型。如果不是缺芯片，根本不会有人鸟 martinhu 发表于 2021-7-1 19:44
对的，OCPL可以看作是一个中间信号，有两种控制方式，其一是OCEL disable之后，直接在寄存器操作OCPL，其 ...
这样的操作方式，说明书中没有写明吧，等着用户猜？两种功能混杂在一个寄存器位上，何不显式定义另外一个位标志，真是前无古人，让人蛋疼 本帖最后由 armardu 于 2021-9-26 14:13 编辑
martinhu 发表于 2021-7-16 08:41
紧急情况关闭PWM，有专门的EMB模块，不是靠这里的，你手册没看完……
难怪一直纠结这个地方，这里一般使 ...
应用上的东西，并非想你想的这么简单，不是我们没看，真的是用户手册要回炉重造。比如一部分章节"外设"用"周边"替代，是哪个应届生写的文档？ armardu 发表于 2021-9-26 14:10
应用上的东西，并非想你想的这么简单，不是我们没看，真的是用户手册要回炉重造。比如一部分章节"外设"用" ...
要是手册写的不好，可以向厂商设计人员反应，通过代理或直接渠道 pwm是调速用么？
相切不太懂 armardu 发表于 2021-9-26 13:50
芯片的外设设计的经常超出正常人思维，说明书写的让人难理解，蛋疼的很，非用户体验友好型。如果不是缺芯片 ...
确实，尤其用到PWM 真垃圾这芯片
页:
[1]