还是没人回答，看这个方案可行不？
我在网上查找资料，看有的开发板上为了支持大液晶屏，采用图形加速处理芯片（显卡）sm501，而此模块是一197脚的BGA封装，一看头都大了。
我想了一下，不能支持高分辨率，是因为系统访问内存（sdram），而lcd显示也要访问内存，这样就造成总线冲突，如果sdram的读取速度为200Mbytes/s，而lcd显示需要1024*768*2*60=90Mbytes/s，这样对内存访问一半的时间必须用于显示，明显不行。
那么可不可以使用FPGA，编写一个时序控制模块，专门用于显示，也就是说两块SDRAM，一块用于系统内存，一块用于显示存储？
可行否？
|
|
楼主
