21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 夏宇闻老师书第三部分第9个练习的问题

[modelsim] 夏宇闻老师书第三部分第9个练习的问题

[复制链接]

1845|0

楼主| 比神乐 发表于 2023-6-15 14:56 | 显示全部楼层 |阅读模式

TI, setup, TE, ITE, WRITE, se

这个练习涉及到RAM HM-65162，
其中有个写时序

代码里面有这么一段：

复制

always @(negedge SRW )

                begin

                   #TWLEH;                 //Write enable        pulse setup time

                   if (SRE)

                        begin

                             WR_flag=0;

                 $display("ERROR! Can't write! Write enable  pulse setup time (E) is too short!");

                

                        end

                end

从时序图看出，SRW下降沿后，接着就是TWLEH,TWLEH一结束，SRE就升为高电平。
这段程序是不是有问题。谢谢！

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？注册

收藏0 举报

[modelsim] 夏宇闻老师书第三部分第9个练习的问题

本帖子中包含更多资源

相关帖子

浏览过的版块