时钟电路

登录 · 发表于 2012-9-18 22:02

有一时钟电路，如图所示，其中两个通讯口是与飞思卡尔DZ96的通讯口进行通讯的，DZ96的通讯口除了与时钟芯片通讯外，还与LPC2478进行通讯，但是现在有一个问题，就是频繁的给时钟芯片上电和断电，会使DZ96的两通讯口失去与LPC2478通讯的能力，这是什么原因导致的呢，求各位大神解释解释！！

发表于 2012-9-19 10:11

本帖最后由 jjjyufan 于 2012-9-19 10:14 编辑

有些器件，IIC 总线上，某个器件断电，总线上电压是会被拉低的，
你查查总线上波形，当时钟IC断电的时候