21ic电子技术开发论坛»论坛首页 › 综合技术交流 › EMC&可靠性设计 › 关于高速板的设计问题
返回列表 发新帖我要提问

关于高速板的设计问题

[复制链接]
 楼主| qianping1012 发表于 2013-5-23 02:24 | 显示全部楼层 |阅读模式
DM, DDR, 内存, 时序, TI
我打算画一个高速板，使用Ti的DM368和内存K4T1G164。我是新手，希望大家指点一下。
我想通过提一两个问题，能举一反三地领悟高速板中如何满足时序关系。
在K4T1G164的文献中，
在DM368的文献中，关于DDR方面的有
和
那么我铺线时，
（1）CK  、DQ和DQM的线长应满足什么关系？
（2）图一中箭头所指的两项tDH和tDS，它们的要求又怎样满足？
谢
回复

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qianping1012

38

主题

52

帖子

0

粉丝
快速回复 返回顶部 返回列表