chencang的个人空间 https://bbs.21ic.com/?2803172 [收藏] [复制] [RSS]

日志

高速PCB的特征阻抗设计

已有 6027 次阅读2019-2-3 16:47 |系统分类:PCB| 高速PCB设计, 特征阻抗设计

  我们在高速PCB设计当中,经常对高速信号线做特征阻抗控制来优化信号质量。那特征阻抗是什么东西呢?

1.传输线原理

  介绍特征阻抗之前,我们复习下《信号完整性视频》介绍的传输线基本原理。如下图左边是低频电路采用集总参数的RLGC模型,右边高频电路采用分布参数的RLGC模型。

   求解传输线微积分方程对你们来说都是轻轻松松的事情,这里同样不介绍。方程的结果是我们可以得到PCB传输线的衰减常数,特征阻抗,相移常数等。具体含义的在《信号完整性视频》有详细介绍。我们这里主要介绍PCB特征阻抗的应用。下面就是求解方程得到的特征阻抗的公式,但用处不大,因为你无法知道单位长度对应的R,L,G,C

2.特征阻抗不匹配的影响

   传输线的特征阻抗是指高速信号在PCB线上传输时,在线上每个点处对应的阻抗。 我们希望传输线特征阻抗不要突变,因为突变的的传输线会造成信号的反射,从而影响了信号质量。

3.特征阻抗的选值

PCB特征阻抗阻值是由负载端匹配电阻ZL决定,具体要看各种接口的规范定义。特征阻抗误差主要是由PCB板厂工艺影响,一般能控制在5%-10%。下面是常见的接口PCB阻抗控制。

USB差分线     90Ω

PCIE差分线    100Ω

RF单端传输线  50Ω

普通单端传输线   50Ω

4.PCB特征阻抗设计

目前PCB生产厂家经常使用polar si9000软件来计算特征阻抗。下面以单端信号线为例。设置参数有4个:介电常数、介质厚度、线宽和铜箔厚度。

介电常数Er1:板材的介电常数,一般FR4板材4.2-4.5

介质厚度H1:板材或PP的厚度。

线宽W1/W2PCB布线的线宽。

铜箔厚度:根据实际情况,有0.5/1/2 OZ等。

         从上面50Ω单端信号线的例子计算大家应该清楚可以知道,为什么2层板的信号线很难做50Ω阻抗匹配?

5.特征阻抗OKOK了吗?

  通过上面的原理介绍和软件操作,大家基本上能轻轻松松设计出特征阻抗匹配的PCB。 

       但大家回顾下《PCIE 3.0仿真视频》的例子,评估传输链路的关键指标主要有S11和S21。特征阻抗匹配只保证了S11。而对于长距离,GHZ以上的PCB布线,S21的影响更重要。所以在保证特征阻抗的同时,让S21也满足要求,才能说明你的PCB设计是OK的。

---更多硬件设计视频,可关注微信公众号“陈苍硬件设计”---



路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)