enddy的笔记 https://bbs.21ic.com/?409095 [收藏] [复制] [RSS]

日志

编码风格 --- 编写风格

已有 534 次阅读2006-4-20 18:14 |个人分类:verilog编码风格

1. 代码要表格化，便于阅读

2. 代码用空格对齐，用空格代替tab

3. 一行一个表达式

4.每行写一个端口申明

5. 端口申明的顺序要和模块申明时保持一致

6. 内部的线必须显示申明，最好在端口申明后一起做申明

7. 一行不要超过80个字符

8.没有特殊必要，不同的时钟要放在不同的模块

9. 不能有组合的环路

10.所有的寄存器都需要初始化