日志
ARM体系的各种异常的分析
|||
.复位异常 （1）当内核的nRESET信号被拉低时，ARM处理器放弃正在执行的指令，当nRESET信号再次变高时，ARM处理器进行复位操作； （2）系统复位后，进入管理模式对系统进行初始化，复位后，只有PC（0x00000000）和CPSR（nzcvqIFt_SVC）的值是固定的，另外寄存器的值是随机的。 2.IRQ异常更多内容访问www.networkcoding.net （1）当CPSR中的相应的中断屏蔽被清除时，内核的nIRQ信号被拉低时可产生IRQ异常； （2）由于ARM处理器的三级流水线结构，当异常发生时，PC的值等于当前执行指令的地址+8（即正确的中断返回地址+4），因此R14保存的值是 中断返回地址+4 ，所以当异常要返回时须执行以下指令： SUBS PC，R14_irq,#4 ；PC=R14 - 4 注意：在SUB指令尾部有个S，并且PC是目标寄存器，所以程序返回时CPSR将自动从SPSR寄存器中恢复； （3）将用户模式下的CPSR保存到SPSR_irq中； （4）设置PC为IRQ异常处理程序的中断入口向量地址，在IRQ模式下该向量地址为0x00000018。 3.FIR异常 （1）当CPSR中的相应F位被清零时，内核的nFIR信号被拉低时可产生FIR异常，FIQ异常是优先级最高的中断更多内容访问www.networkcoding.net； （2）FIQ异常的进入和退出与IRQ异常类似； （3）快速中断模式有8个专用的寄存器，可用来满足寄存器保护的需要，因此从其他模式进入FIQ模式时这些寄存器不用压栈了，提高程序运行的速度，且在中断入口地址的安排上，FIQ处于所有异常入口的最后，这是为了让用户可以从FIQ异常入口处（0x1c）就开始安排中断服务程序，而不需要再次跳转。 4.未定义指令异常 （1）当ARM在对一条未定义指令进行译码时，发现这是一条自己和系统内任何协处理器都无法执行的指令时，就会发生未定义指令异常； （2）由于是在对未定义指令译码时发生异常，所以PC的值等于未定义指令的地址+4（即刚好为中断返回地址），因此R14保存的值是 中断返回地址 ，所以当异常要返回时可执行以下指令： MOVS PC，R14_und 5.中止异常更多内容访问www.networkcoding.net 中止表示当前存储器的访问不能完成，是由外部的ABOUT输入信号引起的异常，分为两类： （1） 预取指中止：由程序存储器引起的中止异常； （2） 数据中止：由数据存储器引起的中止异常； 5.1预取指中止异常 当程序发生预取指中止时，ARM内核将预取的指令标记为无效，但在指令到达流水线的执行阶段时才进入异常，因此当前PC的值为当前执行指令的地址+8（即正确的中断返回地址+4），因此R14保存的值是 中断返回地址+4 ，所以当修复了产生中止的原因后，不管在什么操作状态，处理器都会执行以下指令更多内容访问www.networkcoding.net： SUBS PC，R14_abt,#4 ；PC=R14 - 4 5.2数据中止异常 当发生数据中止异常时，异常会在“导致异常的指令”执行后的下一条指令时才发生，因此当前PC的值为“导致异常的指令”执行后的下一条指令的地址+8（即正确的中断返回地址+8），因此R14保存的值是 中断返回地址+8，所以当修复了产生中止的原因后，不管在什么操作状态，处理器都会执行以下指令： SUBS PC，R14_abt,#8 ；PC=R14 - 8 注意：LPC2000系列ARM是基于ARM7TDMI内核的，不具有MMU,所以不应该发生中止异常，初学者时常会发生中止异常，大多数是因为编写的程序的问题。 6.SWI软件中断异常更多内容访问www.networkcoding.net （1）所有的任务都是运行在用户模式下的，因此任务只能读CPSR而不能写SPSR。任务切换到特权模式下唯一的途径就是使用一个SWI指令调用，SWI指令强迫处理器从用户模式切换到SVC管理模式，并且IRQ自动关闭，所以软件中断方式常被用于系统调用。 （2）系统调用的具体过程还是看有关uc/os-II等操作系统书，那里比较详细。 （3）SWI处理程序通过执行下面的指令返回： MOVS PC，R14_svc 具体为什么偏移量为0，我现在也还没有搞懂，请看到的大虾多多指点，留个言，谢谢了！！！ 经高手指点后明白了原来这么多异常的返回地址问题只要一句话：除了数据中止以外，所有异常发生时R14保存的值都是跳转时的PC-4，只是软件原因引起的异常时执行时(PC为该指令地址+8)就发生异常跳转了，而硬件引起的异常为了保证程序安全必须等到当前指令完成后(执行目标已经指向下一个指令，即PC为该指令地址+12)才会发生跳转。 |
