日志
四层板搞掂DDR III 1333：以空间换层数
||
近日看到某牛人的四层板DDRIII PCB作品，感觉不错。
此兄DDRIII所有的走线都在底层和顶层完成，两个16bit的DDRIII组成32bit，
两个DDRIII之间间距达到22.8mm，DDRIII与CPU间距达到10.6mm，比我之前
Lay的12.4mm和5.3mm大了许多。
我总结一下，他的PCB至少比我有如下优势：
1、由于元件间距大了，最头疼的2W线间距问题在他这里得到很好解决
2、所有线走两层，数据和地址线的过孔平均比我的少一个。对信号有利
3、 线基本都在同一层，都是微带线，阻抗控控制也变得非常简单。
4、由于元件间距大，组内线等长问题解决起来轻而易举。
5、走线看起来很漂亮，有美感。
有同事质疑元件拉开了数据线会不会太长了，其实PC的DDRIII数据线更长，FR-4上微带线的延时约为6ps/mm，增加的长度影响并不大。
顶层：
底层：
第二层是地层，第三层为电源层，无走线。
回复MS不能贴图，bbsidking 问题在此处回复吧：
1、地址和控制线处理方式见下图：
等长计算比较麻烦一些要求An+Bn = An+Cn，n表示不同线，比如A0和A1.
2、DDR3只有1.5V一个电源，Vref走粗线即可
3、我没有遇到过要接端接电阻的情况。
办公室不能用QQ，回家坚决不用电脑。
