为什么拆掉上拉就不RESET了

登录 · 发表于 2010-3-10 18:44

本帖最后由 javie 于 2010-3-10 21:40 编辑

电路如下：

加了上拉R425，3V3上电后会RESET有效输出低电平，但拆掉R425后，3V3上电后就没有RESET有效输出了，一直为高。为啥？

发表于 2010-3-10 18:49

可能是OC输出

发表于 2010-3-10 18:49

或OD输出

发表于 2010-3-10 18:50

这种情况，恐怕不会一直为高

发表于 2010-3-10 18:50

有点晕啊

发表于 2010-3-10 19:34

发表于 2010-3-10 19:55

驱动高电平的能力丧失了。

发表于 2010-3-10 22:15

同意９楼．
ＶＤＤ是接电源的．
Ｕ４３根本就没工作

发表于 2010-3-11 11:04

个人觉得R43和C434完全没有必要，在VDD脚的电压上升至复位门限电压后，RESET脚仍会保持约200ms的低电平已确保可靠复位，这200ms的低电平对于3.3V电源的MCU来说足够复位了。

发表于 2010-3-11 13:31

?不懂

发表于 2010-3-11 13:56

可能是输出类型吧！这个和下级电路有很大的关系。

发表于 2010-3-11 21:32

找到原因了，因为我后面接了一个上拉，在VDD充电到1.1V前RESET输出会是高，而这个RESET又是我1。8V电压的EN，所以导致1。8会打开一段时间10多个ms，导致电路中某个IC开始初始化，但初始化没完毕前就会又掉电，所以工作不稳定