运放的输入级电路分析！

也不知该说什么，所以就从网络上找些实战视频，看看人家的教学大纲：






首先，我保证我绝对没有花4500元买这些视频，也就是说：我事先不知道视频内容。
其次，看看我能根据各个主题的名称，猜对多少视频中所讲的内容。




162，关于常见的运放的价格


这个主题，大家直接上网店查价格就行了，没什么好说的。
常用运放有741，324，358，TL084 ，LF412，精密运放有OP07-27，AD713，LT1057等，可编程运放有LM4250等，单电源运放有AD820，LT1078等，音频运放有LM383/386等。

我看群里有人买这些视频的，请看过的比较一下，看看我猜对多少。



163.高速运放和低速运放的区别

答案很简单，就是所谓的【高速】定义，小信号高速指的是高带宽GBW，大信号高速指的高SR等。


例如某款运放的特色如下：






相比于通用运放1M左右的带宽，这里的15M就是高频了。
相比于通用运放的1V/us左右的压摆率，这里的50V/us是高的了。

像楼上这样介绍结果，算是肤浅的，重点/关键是：具体电路是如何实现高速的？？？？

以某高速运放为例，你能看出电路为了实现高速，采用了哪些技术？？？？？







技术手段1，输入差分对加上退化电阻，提高SR，稍微降低点增益为代价：





原因解释：

压摆率SR为：




小信号开环单位增益为：






根据以上两个式子，可得：








所以，降低gm/Ic，可提升SR，而加了射极退化电阻后的差分对的gm/Ic为：






很明显，射极电阻RE越大，gm/Ic越小，SR越大。





技术手段2：前馈补偿技术：







补充：一般IC工艺中，pnp管高频性能，相比较于npn管是差的，需要使用特殊工艺才能弥补pnp管的这个不足，否则就要在电路架构上下功夫了，例如上图就是典型例子。

166，ESD

这个话题太大了，而且是与工艺密切相关的，这个话题可以写一本专著，对于分立件工程师来说，只能粗略过一下。








至于分立件电路中如何加嵌位二极管的，很多运放书籍都有写，此处略吧。

172  运放的共模分析


下图是最一般的差分输入级，在某些情形下可以没有Re等，是下图的特殊情形。

定量分析时必须注意一点，电阻Rcm会远大于Re，Rs等电阻，只有如此，才能提供稳定的共模偏置电流。





共模分析时，可对上图做等效变换








很明显，共模增益在合理的电阻取值范围内，近似等于：






而输入阻抗大约是：








可见，低频共模增益会小的可怜，低频输入阻抗大的吓人！

164 运放内部分两种工艺分析


这个标题是错误的，常见的运放有3种工艺，而非两种-----CMOS、双极型工艺、BiCMOS!




165 运放不同工艺抗干扰能力

这个标题太专业了，专业到一般学/做IC设计的都不懂。
航空用IC要求有抗幅射能力，有专门的工艺和设计技巧，分立件IC设计师也懂这个？？

xukun977 发表于 2020-1-6 12:38
像楼上这样介绍结果，算是肤浅的，重点/关键是：具体电路是如何实现高速的？？？？

以某高速运放为例，你 ...

徐老师，SR不是大信号概念么，也就是SR=Ic/Cc是标准式。
后面这里等式用的小信号概念（如GBW,gm等）推导，得到的公式不适用于大信号SR表达式吧？那“加射极退化电阻以增强SR”的说法并不能适用于大信号SR？

122013137 发表于 2020-1-7 11:25
徐老师，SR不是大信号概念么，也就是SR=Ic/Cc是标准式。
后面这里等式用的小信号概念（如GBW,gm等）推导 ...

小中有大，大中有小，并不矛盾。

联系是小信号参数与大信号有关，例如小信号跨导gm=Ic/Vt，上面推导就是利用这个关系，把大和小信号联系起来了。

xukun977 发表于 2020-1-7 11:49
小中有大，大中有小，并不矛盾。

联系是小信号参数与大信号有关，例如小信号跨导gm=Ic/Vt，上面推导就 ...

我意思是 “加射极退化电阻以增强SR的作用”是不是只适用于小信号范畴，比如接成BUFFER形式的运放，做5V的大信号阶跃响应时间测试，那么在大部分的时间里，输出响应对应的SR只能是SR=Ic/Cc而与“射极退化电阻”无关，只有当输出快接近5V（比如到4.8V以上）时，才能适用小信号表达式体现出“加射极退化电阻以增强SR的作用”。但这样看，整个时段时长还是要看SR=Ic/Cc对应的时间，而与 加射极退化电阻 几乎无关