【银杏科技ARM+FPGA双核心应用】CYCLONE4系列12——3段式状态机

一、爆靓照




详细了解请移步此处：
bbs.21ic.com/icview-2895340-1-1.html

二、实验简介
本实验基于ARM+FPGA超mini款iCore4T双核心板，ARM+FPGA两套独立功能单元，可同时完成控制和逻辑处理。在FPGA逻辑设计中，并行设计思维是一种重要的设计思想。但是在实际应用中也经常用到顺序执行的情况，当执行顺序可以划分为有限状态跳转执行时，可以采用状态机设计，通过控制状态跳转完成顺序执行的操作。根据状态机的描述方式可以分为一段式状态机，两段式状态机，三段式状态机，本实验讲解了三段式状态机的原理和实现方法。一起来学习哟。

三、资料包下载（实验源码+详细文档说明）
1、源代码

游客，如果您要查看本帖隐藏内容请回复

2、实验指导书

谢谢分享

CYCLONE4系列12——3段式状态机