关于CH563的疑问

淘得到一块CH563的评估板，正在评估CH563这个芯片。CH563有高速USB和百兆以太网这样一组好外设，不过CH563的文档显得混乱。比如FLASH有说480K的有说224K的CODE FLASH外加28KB的DATA FLASH。再比如SRAM有说64KB有说128KB动态分配的。

以上这些先不管他，请WCH解答我的疑问。按说有224K的CODE FLASH，但是在“评估板说明书”中第9页谈到编译器配置时，要求选择3种数据空间方案“分别对应数据空间大小32K/64K/96K，代码区域空间大小为128K- 数据空间大小”。 可以理解为把代码和数据全部放在128KB的SRAM空间内部运行。

请问能否将224KB的FLASH直接映射到系统空间运行从而节省宝贵的SRAM？如何实现？如果直接从FLASH运行代码效率降低多少？

CH563通过SCF文件将CodeFlash中的代码搬移到SRAM运行，SCF文件后缀数据为实际可用SRAM大小。
若直接在CodeFlash运行，代码运行效率降低较多，建议合理选择SCF文件分配128K的SRAM。

国产芯片厂商的数据手册看起来蛋疼

谢谢版主的答复。版主的答复内容回避了我的问题似乎只是把我原来的描述复述一遍，版主认为对我有所帮助？
看来想用CH563就得适应WCH的语焉不详，答非所问。
初步测试了一下CH563，100MHz的以太网和480M的USB都是客观的存在，好用的。
一个简单的TCP服务器程序就用掉了33KB的代码空间和36KB的数据空间。试想分别只有64KB的大小能做什么稍微复杂的应用呢？所以我看到WCH的产品简介又把CH563的SRAM改为32K/64K了，应该是向人们建议使用代码空间96KB、数据空间32KB的配置。试问32KB的数据空间又能做什么稍微复杂的应用呢？放下WCH的协议栈后只剩几KB的大小，这么一点大小的数据空间，网络/USB这些高速外设得不到有效的缓冲如何腾挪得开，速度如何起来？

下面说说CH563的TCP测试结果。CH563作为TCP的ECHO服务器，测得结果如下：

主频100M，芯片微温；打开UART0的DEBUG,  AX1测试收2.33发2.13， 相当于总流量4.46Mbps；
主频150M，芯片微温；打开UART0的DEBUG,  AX1测试收2.45发2.24， 相当于总流量4.69Mbps；
主频100M，芯片微温；关闭UART0的DEBUG,  AX1测试收9.12发8.33， 相当于总流量17.5Mbps；
主频150M，芯片微温；关闭UART0的DEBUG,  AX1测试收11.9发10.9， 相当于总流量22.8Mbps；

看来CH563的以太网部分做的不错，CPU也可以。唯一可惜的是可惜SRAM太小！！！纵观WCH的全部MCU系列这是个通病！
把SRAM从128KB加大到256KB，CH563性价比极高！

国产的芯片公司，文档是有点那啥。

国产芯片的文档确实有点。。。很多错误

哈哈，习惯了就好。

什么楼主和我想法一样看来CH563的以太网部分做的不错，CPU也可以。唯一可惜的是可惜SRAM太小