MCU增强时钟单元抗干扰能力

一、外部强电磁干扰导致控制失效的模式

在电机应用系统中，主控MCU的时钟单元作为敏感单元容易受到外部干扰，在一些恶劣的工况下，如超国标的电磁波干扰，经过一系列的干扰路径，会干扰到外部时钟单元的正产运行，导致MCU控制系统短时间紊乱，造成死机、显示乱、电机停机、IPM模块 EOS现象。

1、 外部强电磁干扰对时钟系统的影响

     在强电磁波干扰下，实时监控陶瓷振荡器波形：

     陶瓷振荡器有短暂停止，波形变化，且震荡频率发生变化。

     在强电磁波干扰下，实时监控MCU驱动电机预驱的上下桥臂PWM波形：

       PWM有停止，停止后再启动，不互补等异常现象。

     

二、提高抗干扰能力应用层程序矫正措施

在外部时钟受干扰后，可以在应用层软件同时修改以下几点，可以提高时钟单元及系统的抗干扰能力。

2.1 在HARDFAULT中断中执行电子刹车EMB

          在强电磁波干扰时钟单元后，控制电机上下桥臂的PWM输出有不互补的现象。修改后，确保MCU进入HARDFAULT之后，电机控制单元能及时触发刹车。

2.2 用外部8Mhz校准内部8Mhz RCH

       受到干扰后晶振有短暂停止，波形变形，频率变化等现象。系统采用内部的RCH,增加系统的抗干扰能力，同时用外部的时钟源实时校准芯片内部的RCH，保证在受到强电磁干扰下系统时钟的准确性及用户所需的时钟精度要求。同时建议BOOT区也需要校准（及时校准，会降低使用UART进行升级时的通信问题）、在擦写Flash时关闭trim中断（在擦写Flash时，代码停止运行，校准时钟不停触发中断，每次触发中断时会压栈，但是代码没有运行没有出栈，这样栈空间满，在擦写结束后进入Hardfault）。

2.3  修改刹车中断优先级为最低，电流环中断优先级设置为最高

       应用中修改刹车中断优先级为最低，电流环中断优先级设 置为最 高，保证电机电流环最高优先执行，保证电机算法有序执行，及时更新PWM duty。

2.4使能CPU lockup复位功能

       使能CPU的LOCKUP复位功能,能有效防护CPU异常。

  

硬件抗扰为基，软件兜底为辅

对晶振、PLL等高频电路覆盖接地铜箔或导电胶形成的屏蔽罩，阻断空间辐射干扰

外部晶振精度更高。

MCU增强时钟单元抗干扰能力

选择高品质的晶体振荡器，具有低相位噪声和高稳定性。

前端滤波电路吸收大部分传导干扰。

使用屏蔽线或双绞线传输时钟信号，以减少电磁干扰（EMI）的影响。

使用LC滤波器或铁氧体磁珠滤除电源线上的高频噪声

尽量缩短时钟信号的走线长度，减少传输线效应和反射。

使用石英晶体振荡器（XO）或温度补偿晶体振荡器（TCXO），这些时钟源具有较高的稳定性和较低的相位噪声。

时钟走线采用50Ω阻抗匹配，避免反射。

考虑使用低抖动的时钟源，以减少时钟信号的不确定性。

使用屏蔽层或地平面包围时钟信号走线，减少电磁干扰（EMI）的影响。

在温度变化较大的环境中，使用温度补偿晶体振荡器（TCXO）或恒温晶体振荡器（OCXO）以保持频率稳定。

根据时钟信号的频率和走线特性，进行适当的阻抗匹配，以减少信号反射和失真。

使用差分时钟信号，差分信号具有较强的抗干扰能力，可以有效抑制共模噪声。

在时钟源附近放置去耦电容，以减少电源噪声对时钟信号的影响。

抗干扰措施增加的功耗需控制在系统允许范围内

在时钟输入端加装磁珠+对地电容