TMS320DM642工程文件送大家呵(13页原理图、4层PCB)

TMS320DM642的完整工程文件，可以到下面的链接去下载。<br /><br />http://zjd1.21ic.org/uploadfile-/2007-9/94462367.rar<br /><br />http://zjd1.21ic.org/uploadfile-/2007-9/94767086.rar<br /><br />因为文件超过上传限制，所以分为两个包。下载后将两个包放到同一个文件夹下，然后将“94462367.rar”改名为“JD642(1).rar”，将“94767086.rar”改名为“JD642(2).rar”，双击JD642(1)即可解压获得整个项目文件。<br />

　　前段时间做一个基于TI　TMS320DM642芯片的项目，主要应用是针对视频图像做一些处理和机械控制。后来因为一些原因，项目中止。因为硬件是我一个人独力设计完成（从项目规划、原理图设计、PCB设计到样机焊接、小系统调试），中间投入了很多精力和感情，不想它被抛弃，尤其是其中的设计理念（相信你在看图的过程中可以体会到^_^）。<br />　　初学电子的时候总找不到好的学习资料和学习教程，很渴望能有一个完整的项目做学习用却总找不到，即使找到了也是**十年代的“老”设计，缺乏实用性、完整性和规范性。<br />　　而这个基于TM320DM642芯片的项目可以说是很适合刚接触电子的人做学习参考用的。因为：<br />　　1、DM642是TI公司2002年投入到市场的DSP芯片，被广泛应用于视频处理领域，是民用DSP中最高端的DSP之一。其周边器件应用和系统设计思路可以说具有很强的时代代表性。<br />　　2、项目设计过程中先编写了开发方案计划书，然后经过了严谨的计算、原理图仿真、CPLD逻辑仿真和PCB关键信号拓扑仿真，为设计成功提供了有力保障。整个过程能体现出一个完整的产品设计思路和开发流程。<br />　　3、设计过程中对PROTEL99SE的功能可以说挖掘的比较充分，对学习PROTEL的工程师来说应当是一份很不错的参考资料，包括层次原理图设计、设计规则的设定及使用、各种自动检测功能的使用及平面分割等PROTEL使用教程里很少见到的应用。（当然，使用PROTEL做DSP项目开发还是很不方便的，如果使用PADS或CADENCE要方便很多。）<br />　　于是我将这个项目稍做了一些修改和整理，做为一个完整的项目共享出来供大家做学习参考用。这个板子小系统及IIC我已经调试成功，并且编写了一些小程序烧到FLASH中实现了自启动。后面的视频输入输出芯片应用因为涉及很多的视频码流协议，需要牵扯很大的精力，所以没有再进一步调试。虽然只是四层板（DM642开发板为8层板），不过系统很稳定。将单板上的四个钽电容全部拆下（5V供电处钽电容没有拆），DSP内核运行在600M（用的-600的型号）、EMIF时钟超频到150M（SDRAM用的-7后缀芯片，数据手册标名SDRAM和DSP建议应用上限为133M），长时间跑程序很正常，观察SDRAM内容没有发现过错误数据。如果需要的话可以自己将其中的PCB图直接发给厂商做学习板，毕竟现在DM642开发板的价格还是在万元左右。<br />　　当然，设计中也存在很多缺陷，比如原理图ERC检测过程中会报很多端口类型连接错误等，这是原理图库建库不规范导致的。这些地方我没有做更改，把它一并发给大家，也让大家有一些意识，而且在里面找错应当也是一件比较有趣的事呵。没有任何设计是没有缺陷的，我经常看国外大公司提供的一些原理图或PCB，里面不尽人意的地方也是很多。毕竟这是我设计的第一款多层板，在没有DEMO板没有充足设备（只有一台数字万用表和一台标称25M带宽实际只有十几兆带宽的示波器）的前提下，四个月从写项目方案计划书到调完小系统还是比较紧的（必须一版成功），所以很多地方要做一些折中，不过系统可靠性是绝没有折中的。<br />　　后面我将在自己的BLOG里针对这个设计陆续整理登出完整的设计相关资料（大概需要半月到一个月时间吧）。主要是设计思路和步骤以及仿真介绍等整个流程。<br />　　如果有QQ的话可以到　http://user.qzone.qq.com/37564275<br />　　或者到网易博客　http://blog.163.com/zjd01@126<br />　　另外如果您发现设计中的错误或缺陷，或者能针对这个设计提供相应的程序，还望能邮件联系一下(zjd01@eyou.com)，或者到BLOG里留言，好让其他人也能及早发现其中的错误并学到更多东西。这里先谢过了呵:)<br />　　仅供学习参考使用，请勿用于商业用途！<br />　　祝大家天天好心情^_^&nbsp;&nbsp;<br />

以前看过楼主关于地弹的帖子，非常好<br />这个板子画的很漂亮，请问楼主的SDRAM能跑多少M，<br />板子的硬件都能正确运行么？<br /><br />

  

  

我把下载后的截图贴上来，以免后人看不到附件时候，否定了楼主的辛苦，呵呵

  

　　把板子上的钽电容都拆掉的话SDRAM可以超到150M（-7的SDRAM），CPU是600M。目前还没发现过程序运行不正常或数据错误的情况:)<br />　　SDRAM没有做等长处理，这点大家不要疑惑，因为层板限为四层，而面积紧凑，所以不得不舍弃等长约束。然而高速信号没有跨分割。实际上如果做等长约束就无法保障不跨分割。分割引起的共路串扰和信号反弹对信号沿的影响远大于不等长。SDRAM长度差最大为1200mil左右，也就是差170ps，相对133M的设计应用频率而言是可以接受的。而如果做等长处理却跨分割的话，不仅信号质量无法保障，就连沿的延迟也不仅是200ps以下。这也是为什么很多642板虽然做了等长却只能跑到100M的原因吧:)

BGA封装的片子，走起线来那个麻烦啊，难以想象<br />楼主这块板子用得怎么样？卖么？

  

呵呵，原来就是楼主说的啊，赞一个！<br /><br />刚刚学习DSP，领教了！

楼主强人＋好人，这贴一定要顶！mark一下

<br />楼主真是高风亮节啊，真心佩服你！！<br /><br />看了你的博客，好感动啊！<br /><br />努力奋斗！！呵呵

整理资料的时候经常会犹豫做的事有没有意义，看到大家还是有人需要的，心里多少还是有些欣慰的:)

楼主画的的确可以,不知楼主工作了多长时间还是在校哦?<br />如果把地和电源层调一下也许可能在SI方面会更好点吧,个人意见,呵呵!

  

&quot;如果把地和电源层调一下也许可能在SI方面会更好点吧,个人意见,呵呵!&quot;<br />　　直接看图的话可能会觉得第二层是电源，其实第二层是GND和PGND（PGND沿板边），因为第一层走线较多，而且高速线较多，所以第二层是完整的地平面，使用的是负片，所以看不到。<br />　　有少量布线的棕色中间层是第三层，其中的部分走线是在操作FLASH等慢速EMIF器件接口时才起作用的，应当说是在这样的密度下四层板能做到的“无耐的折衷”了。中间的狭缝还有底层的信号设计都尽可能的为设计提供最合理的回流路径，降低EMC和共路耦合造成的串扰...