【附图】晶振下面可否这样走线？

发表于 2007-8-20 11:13

怎样处理比较好？
晶振在top，线走在layer2，layer3是gnd，
下面打了几个孔，晶振用的是表贴的，无源的把脚歪平了，加个座子那种

发表于 2007-8-20 11:17

另外这些线的速度是多少？

发表于 2007-8-20 11:19

边上一堆空位，非要挤在一起

发表于 2007-8-20 11:25

你这样很容易出问题的

发表于 2007-8-20 12:15

中间有地平面隔离也不行？

发表于 2007-8-21 20:44

发表于 2007-8-21 22:17

发表于 2007-8-21 23:09

就不怕晶振的铁壳碰到了短路吗？

发表于 2007-8-24 09:17

发表于 2007-8-25 04:00

而往往有时似乎好象没有什么问题，所以很多做ＰＣＢ设计的人都是乱走线，走通就认为完成。。。
有时产品出现一些不稳定的问题，往往是ＰＣＢ设计时考虑不周所致，希望楼主多找些ＰＣＢ布线规范的资料来看看。。

发表于 2007-8-25 08:22

从PCB看，应该是选择了一个表帖的OSC，你选择在OSC背面走线，对于速度不高，OSC精度要求不严格的产品来讲，这样走一般也能通过测试，但至少要把那过孔去掉，在下面放过孔有工艺问题存在。

不建议这么走线，但实在避不开的时候，也可以……

发表于 2007-8-25 11:04

晶振的地是属于数字还是模拟地啊，请教了！！！

发表于 2007-8-25 12:14

发表于 2007-8-25 13:05

不过他的板子也能跑，不过我总但心会有问题的。
而且这样做，一量CPU死掉，看门狗都起不来!

发表于 2007-8-25 13:41

有些系统对这个要求不严.

发表于 2015-11-29 18:04

发表于 2015-11-29 18:05

一般不要走线

发表于 2015-11-30 09:52

看不见图

最好不要，看你的板子，有地方，干嘛走晶振底下？