关于DSP5510时钟问题,PLL倍频不上去!

[复制链接]
 楼主| zhangyunyong 发表于 2008-6-5 21:30 | 显示全部楼层 |阅读模式
我的目标板用仿真器最多才能倍频到80Mhz,高了就死了,资料上说可以到200Mhz,这是怎么回事?
请问:除了板子设计外还有没有其它原因引起这个问题?谢谢!
HH2 发表于 2008-6-6 14:51 | 显示全部楼层

查一下DVDD和CVDD,电源不稳定多PLL锁存有影响

TI_CPIC 发表于 2008-6-10 10:14 | 显示全部楼层

同上建议


(1) 输入时钟CLKIN不能超过50MHz

(2) 检查核心电压(CVDD)和I/O电压(DVDD)是否为1.6v, 3.3v, 要求CVDD, DVDD要稳定干净, 电源纹波过大会影响PLL的锁存, 导致不能准确的倍频.

(3) 在配置好CLKMD寄存器后, 要轮询CLKMD bit0 LOCK位为1了才可以继续执行程序.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

3

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

2

主题

3

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部