PLL倍频原理

发表于 2015-12-2 10:38

很早以前就在用PLL但一直没有深入的去研究，之前一直以分频的概念去理解倍频所以有很多想不明白的地方。其实是PLL里的VCO在起作用，VCO是压控震荡器的缩写，它可以在一定范围内输出任意频率的信号，输出频率是由输入电压决定的。所以PLL输出时钟并不是由输入时钟真正倍频得来的，而是由VCO模块输出

发表于 2015-12-2 10:48

锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，是一种基于输入信号与输出信号反馈给震荡控制器的信号之间相位差的闭环频率控制系统。
基本原理如下
输入信号－> 鉴相器－> 环路滤波器－> 压控振荡器－> 输出信号
|————————————————————————————|
鉴相器检测参考时钟与反馈时钟之间的频率差以及相位差并产生一个“up”或者“down”的控制信号，这个控制信号表征着反馈信号是超前还是滞后于参考时钟，这两种不同的控制信号决定了压控振荡器是需要提高频率或者降低频率

发表于 2015-12-2 10:53

鉴相器产生的“up”或者“down”信号通过环路滤波器转换为电压信号传递给压控振荡器，压控振荡器提高或者降低频率直到参考时钟（输入时钟）与反馈时钟（输出时钟）信号具有相同的振荡频率及相位。当参考时钟与反馈时钟的频率一致的时候，PLL被称为锁定。

发表于 2015-12-2 11:00

但说到这里好像还没有提到倍频的原理，事实上在反馈回路上会插入一个除法器（M），这里就是软件上需要配置的倍频数的部分。一般情况下输入信号同样可以对其进行分频，然后再送入PLL进行倍频
输入信号－> 鉴相器－> 环路滤波器－> 压控振荡器－> 输出信号
|———————反馈回路除法器（M倍频）———————|
Fref = Fin/N （输入频率N分频）
Fvco = Fref * M （PLL倍频）

发表于 2015-12-2 13:54

自己顶下吧

发表于 2019-12-13 14:28

总结的不错，谢谢分享。

PLL倍频原理

相关帖子

浏览过的版块

技术高手奖章

以坛为家

涓涓之细流