悬赏现金解决时钟同步的问题

发表于 2015-12-10 16:07

问题如下：
时钟1输入40MHz,时钟2输入500Hz，设计时钟3输出，要求时钟3频率为1MHz，高性能同步于时钟2，上板验证OK，赏1000元

发表于 2015-12-10 17:03

联系八2七4九2零3四

发表于 2015-12-10 17:06

zhaojingzb 发表于 2015-12-10 17:03
联系八2七4九2零3四

QQ么？

发表于 2015-12-10 17:07

feihufuture 发表于 2015-12-10 17:06
QQ么？

是的

发表于 2015-12-10 17:28

本帖最后由 ococ 于 2015-12-10 17:32 编辑

高性能指多高？不太高的话很简单的吧。
几十行代码就可以解决了。

发表于 2015-12-10 17:39

ococ 发表于 2015-12-10 17:28
高性能指多高？不太高的话很简单的吧。
几十行代码就可以解决了。

是的，我自己用数字锁相环原理的设计了代码，但是性能不行

发表于 2015-12-15 22:20

可以说下你性能的要求。。。

尝试一下也好。。

发表于 2015-12-16 07:19

同求啊

发表于 2015-12-21 09:29

这是锁相环原理么？一个分频搞得这么复杂！

[FPGA] 悬赏现金解决时钟同步的问题