21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › signaltop
返回列表 发新帖我要提问

[Quartus] signaltop

[复制链接]
1068|2
 楼主| 真实以太 发表于 2016-1-15 20:09 | 显示全部楼层 |阅读模式
SIGNAL, top, 仿真, 时钟, ST
为什么signaltop仿真时instance的状态是等待时钟
回复

收藏 举报

相关帖子
 楼主| 真实以太 发表于 2016-1-15 20:10 | 显示全部楼层
仿真的波形不出来，我用了PLL内核，输入时钟接的是16管脚
回复

收藏 举报

 楼主| 真实以太 发表于 2016-1-15 20:12 | 显示全部楼层
求大神帮忙
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

真实以太

3

主题

11

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部