请问--例化IP核

发表于 2010-2-23 23:55

除了例化那些模拟模块外,还有没其他的可直接例化的IP核? 或是除了一点点写代码外其他的较简单快捷的方式呢?例如Altera公司的芯片可以用dspBuilder搭建系统,然后生成verilog代码的方法.

能不能例化滤波器呢?

发表于 2010-2-23 23:56

Altera的IP是不行的，不过你可以从opencore上下载免费的IPcore自己来验证。

发表于 2010-2-23 23:59

另外Libero中有FIR的IP Core ,免费提供

发表于 2010-2-24 00:02

那免费的FIR的IP Core 是要到网站上下载然后导入到自己的工程里呢?还是就象AD等芯片内集成的模拟模块那样直接例化呢?

谢谢回答!

发表于 2010-2-24 00:03

:P好热烈啊！

[Actel FPGA] 请问--例化IP核