时钟芯片的问题

发表于 2010-6-17 21:53

DS1302的通信接口由三个口线组成，RST,SCLK,I/O.
无论是哪种同步通信类型的串行接口，都对时钟信号敏感，而且一般数据写入有效实在上升沿，读出有效是在下降沿

这句话什么意思呢？琢磨了很久还是不明白

发表于 2010-6-17 22:26

怎么觉得上下不关联呢

发表于 2010-6-17 22:37

没看懂~~~

发表于 2010-6-18 12:18

我也是没领会了这话的意思，好像和后面的编程有关系，所以想弄明白

发表于 2010-6-18 17:58

就是在你送数据到IC内部时，IC内部的锁存器是上升沿锁存数据，而你读数据的时候，是下降沿才会触发内部的触发器移位一个bit

发表于 2010-6-18 23:23

David_ming解释得挺好的

发表于 2010-6-19 22:00

一般数据写入有效是在上升沿，读出有效是在下降沿，哪里不明白了？

发表于 2010-6-21 11:45

就是在RST=1的前提下,由SCLK控制I/O口数据什么时候进来或出去.

发表于 2010-6-23 12:50

上海复旦微2.760 0.000%进入

发表于 2010-6-23 18:51

上海复旦微2.760 0.000%进入

发表于 2010-6-23 21:19

楼上发的是什么啊

[疑难问答] 时钟芯片的问题