用什么语句，怎么配置emif，能让DSP对数据线直接进行采样？

发表于 2010-6-23 17:33

EMIF的eclkout1时钟输出给了FPGA，FPGA按照这个时钟频率每个周期往地址线上放一个数据，我想让DSP也按这个时钟频率来读取数据线上的数据，而不发出CE、AOE等使能等信号，也没有setup、strobe、hold等阶段，应该如何配置EMIF啊？用什么语句让DSP这么做啊？

如果把EMIF配置成异步模式，那进行一个读的语句其实是好多个eclkout周期，因为有setup、strobe、hold等占用时钟周期。我上述的思路如何实现啊？

发表于 2010-6-24 09:12

我想，EMIF和FPGA是不是无法实现同步输入输出，我查了书，一般都将FPGA设置为异步存储模式，标准同步读写的存储器也就是SDRAM，FIFO和ZBTSRAM等。
我理解的同步读写，就是数据按照eclkout1的时序，一个周期写读一个数据，而异步读写则需要数据在数据总线上保持几个eclkout1周期。setup、strobe、hold好像是必需的。
楼主，我想请教你一个问题。
如果我EMIF的CE1配置了一个Flash芯片，通过查芯片资料，我如何确定setup、strobe、hold这些时间哪？
我是菜鸟。

发表于 2010-6-27 12:31

在FPGA实现一个FIFO, FPGA采集到数据之后先放入FIFO中；
然后用DSP来读取FIFO内容（如果EMIF不支持同步接口的话，需要将同步FIFO接口通过逻辑转换为异步FIFO接口）；如果需要带宽更高，将FIFO的half full, not empty标记送入到DSP的INT输入，来触发DMA传输。

发表于 2010-6-28 13:35

emif口不一定能发挥100%效率的
所以应该增大emif位宽为数据位宽两倍
用一个fifo连接
采集两个数送一次fifo
设置fifo半满标志
每一次半满发送一个中断给dsp触发dma传送

发表于 2014-1-10 16:53

yxwsz 发表于 2010-6-27 12:31
在FPGA实现一个FIFO, FPGA采集到数据之后先放入FIFO中；
然后用DSP来读取FIFO内容（如果EMIF不支持同步接口 ...

请问如何将FPGA的FIFO挂载到DSP的EMIF总线上呢？我现在已经把数据放到FPGA中的FIFO，并将FIFO的并行数据输出口接到DSP的EMIF的数据总线上了，但是现在不知道在DSP中如何设置EMIF来读取这个数据，主要是不知道怎么操作EMIF的地址总线?

用什么语句，怎么配置emif，能让DSP对数据线直接进行采样？

相关帖子

浏览过的版块

精华达人奖章

技术导师奖章

常驻人口

社区建设奖章

欢快之小溪

以坛为家

技术新星奖章

偶尔光临