21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA 中的 Jitter
返回列表 发新帖我要提问

[matlab] FPGA 中的 Jitter

[复制链接]
 楼主| jancey 发表于 2010-9-7 10:55 | 显示全部楼层 |阅读模式
FPGA, jitter, PLL, 数据手册, 芯片
FPGA芯片的数据手册上写的PLL的OUT jitter为300ps,是不是对什么精度的晶振都是如此？是不是jitter大于PLL输出jitter的信号，经过PLL后，jitter都会变小？都会变得和PLL一样?
回复 赏

举报

相关帖子
小毛毛虫 发表于 2010-9-9 11:29 | 显示全部楼层
各位前辈，帮帮忙啊~~
回复 赏

举报

caecar 发表于 2010-9-10 12:51 | 显示全部楼层
是的
回复 赏

举报

 楼主| jancey 发表于 2010-9-21 14:50 | 显示全部楼层
没人看到？
回复 赏

举报

SuperX-man 发表于 2010-9-21 16:41 | 显示全部楼层
回楼主话,是的.
外部信号经过PLL后会可以有效减少jitter,但不一定都能达到300ps,不过效果会很明显.
回复 赏

举报

 楼主| jancey 发表于 2010-9-25 17:42 | 显示全部楼层
多谢超人同志！
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jancey

19

主题

200

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
jancey

19

主题

200

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部