sony面阵CCD+fpga+AD电路设计

发表于 2010-12-30 20:19

最近在在做个这方面的课题。

结果发现在程序烧制中写的时序符合datasheet的要求。但是一直有毛刺。大家有没有碰到过这个情况？

有没有也做这方面的。加我QQ群89699231 或者我的QQ237126438。一起交流交流

发表于 2011-1-1 20:50

没人回帖啊？怎么

发表于 2011-1-3 16:17

还是没人回啊？

发表于 2011-1-4 15:03

楼主应该在FPGA中检查一下：1，是否做了时序约束，2，布线后的时序是否满足时序约束

发表于 2011-1-5 13:05

与时序关系不大。试想；ccd的时钟有多快？设计能有多少复杂度？目前的fpga，100mhz往上才会考虑时序约束

发表于 2011-1-24 11:36

毛刺往往是跨时钟域造成的，你用的是同步设计还是异步设计？

发表于 2011-1-25 21:58

SONY哪个型号？
ICX274AK？