求助isplever3

[复制链接]
 楼主| elvishappy 发表于 2007-1-12 21:54 | 显示全部楼层 |阅读模式
我用LC5512MV-75Q208芯片用VHDL设计好逻辑之后想要生成JED文件时遇到了奇怪的事情:在constraint&nbsp;editor里所有的输入引脚都不见了....看了warning才知道些所有输入脚都被自动移除掉了,下面是warning:<br />Warning&nbsp;13707:&nbsp;Unused&nbsp;pin&nbsp;'clk'&nbsp;removed.<br />Warning&nbsp;13707:&nbsp;Unused&nbsp;pin&nbsp;'datain'&nbsp;removed.<br />可是clk和datain两个输入明明在程序中用到的呀,请知道怎么解决的朋友帮一下。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

6

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

6

主题

6

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部