21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA控制AD7606的时钟问题
返回列表 发新帖我要提问

[FPGA] FPGA控制AD7606的时钟问题

[复制链接]
 楼主| 我看看 发表于 2017-10-5 11:36 | 显示全部楼层 |阅读模式
AD7606, FPGA, 控制, 时钟, module
请问各位大神，用FPGA控制AD7606，时钟上有没有一个范围（最高最低时钟频率），能不能实现通过上位机发的指令选择AD7606_module的时钟，从而实现AD7606高采样率和低采样率的切换？
回复 赏

举报

相关帖子
nethopper 发表于 2017-10-6 16:06 | 显示全部楼层
可以
回复 赏

举报

BigTree2017 发表于 2017-10-9 13:44 | 显示全部楼层
FPGA控制外设，特别是外接IC，需要仔细阅读数据手册，最好的学习的资料。
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我看看

19

主题

35

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部
我看看

19

主题

35

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部