我是用syplify2010综合的，在fit是总是提示
Cpld:6 - Cannot assign GCK Pin i_clk to Pin 50 (FB7_2). This pin does not
support the functionality of that signal.
如果是用XST综合的就没有问题，大家看看能不能帮忙解决啊。
由于硬件设计的问题，所以i_clk位置已经没法改变了，用的是xc95144t100的芯片。
module d_trig(i_clk, din, dout)
input i_clk,din;
output dout;
reg data;
[email=always@(posedge(clk]always@(posedge(clk[/email]))
begin
data <= din;
end
assign dout = data;
end module; |
|
楼主
