21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › FPGAIPlisence
返回列表 发新帖我要提问

FPGAIPlisence

[复制链接]
 楼主| 半路杀出程咬金 发表于 2017-10-25 11:13 | 显示全部楼层 |阅读模式
lisence, FPGAIP, FIR, TE, core
出现这个错误Error (204012): Can't generate netlist output files because the file "D:/altera/LYQFPGAexample/FirIpCore3/FirIPCore/fir_compiler-library/auk_dspip_lib_pkg_fir_121.vhd" is an OpenCore Plus time-limited file
怎么解决？
网上都是把仿真改为none.但改为none怎么仿真
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

半路杀出程咬金

2

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
半路杀出程咬金

2

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部