21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 双IO仿真
返回列表 发新帖我要提问

[VHDL] 双IO仿真

[复制链接]
 楼主| zhulin 发表于 2017-12-8 09:49 | 显示全部楼层 |阅读模式
仿真, IO, HDL, inout, VHDL
代码是用VHDL写的，如下：
CEC_INOUT <= cec_pad_o when (cec_padoen_oe = '0') else 'Z';
回复 赏

收藏 举报

相关帖子
 楼主| zhulin 发表于 2017-12-8 09:49 | 显示全部楼层
cec_pad_i <= CEC_INOUT;
回复 赏

收藏 举报

 楼主| zhulin 发表于 2017-12-8 09:54 | 显示全部楼层
仿真结果

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

收藏 举报

 楼主| zhulin 发表于 2017-12-8 09:54 | 显示全部楼层
请问为什么会这样？
回复 赏

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部