噪声性误差
采样或转换过程中出现的系统噪音可能会影响转换精度。只有满足下列条件,ADC精度数才能按规定得 到保证:
VREFH到VREFL之间有一个0.1μF的低ESR电容器。
VDDA 到VSSA 之间有一个0.1μF的低ESR电容器。
如果主电源使用了电感隔离,则VDDA到VSSA之间还要放一个1μF的电容器。
VSSA(和VREFL,如果连接) 连接到接地层中某安静点处的VSS。
在发起(硬件触发转换)ADC转换前,或发起(硬件或软件触发转换)ADC转换后立即让MCU
在等待或停止模式下运行。
对于软件触发的转换,对ADC_SC1 执行写操作后立即使用停止指令。
对于停止模式操作,选择ADACK 作为时钟源。停止模式下的操作可减少VDD噪音,但也会因 停止恢复而增多有效转换时间。
转换期间,MCU上无I/O切换、输入或输出。
在某些情况中,外部系统活动会引起辐射或传导噪音排放或使过大的VDD噪音耦合到ADC中。在这类情况
下,或者当无法将MCU置于等待或停止模式时,或者无法暂停I/O活动时,建议的这些动作可能会降低噪音 对精度的影响:
在VREFL或VSSA的选定输入通道上放一个0.01μF的电容器 (CAS)(此举可改善噪音问题,但会 影响基于外部模拟源阻抗的采样率)。
将模拟输入接连转换多次并除以结果总数得出结果的平均值。需要四个样本来消除1LSB的影 响,一次性错误。
通过偏离异步时钟(ADACK)进行操作并取平均值来降低同步噪声的影响。与ADCK同步的噪音的 平均值无法算出。
|