FPGA疑难问题有偿求助

发表于 2018-3-12 13:02

需求：FPGA的SRIO硬核启动可靠性问题解决，希望有设计经验的给予技术支持，重酬私聊。
平台：赛灵思SPARTAN6系列，型号：XC6S100T484。
原理及故障描述：将外部输入的SPI同步串口信息变换为1.25G的rapidIO口输出，上到光模块传到对端，对端进行逆处理。目前一般是正常工作的，一定概率下单端重启后会通路异常，原因为底层rapidIO心跳信息maitance异常，需要解决该问题。
联系方式：孙先生 18672115665微信

发表于 2018-3-17 08:28

serdes加入复位，检测不到心跳定时复位

[个人承接] FPGA疑难问题有偿求助

相关帖子

浏览过的版块

社区建设奖章

欢快之小溪

以坛为家

技术导师奖章

浏览过的版块

社区建设奖章

欢快之小溪

以坛为家

技术导师奖章