讨论下FPGA的FIR滤波器

登录 · 发表于 2018-3-27 10:50

最近在做课题的时候遇到FIR滤波器，我就用ISE自带的IP核完成了，但是输出并没有滤波是怎么回事呢？
比如我设计的滤波器为50Hz的低通滤波器，在MATLAB里面获得系数并且归一化为整型，将系数搞了进去，完成了IP核例化。
同时，滤波器前一级为A/D电路，这个是调通的，没问题。整个电路结构如下图

在测试输出的时候用信号发生器作为信号源，经A/D转化后进入滤波器，输入为50kHz，但是我通过Chipscope查看滤波器输出，发现并不能滤波，只是将波形放大而已。
这是怎么回事呢？我猜想是由于系数归一化的时候进行了放大导致输出也变大，不知对不对呢？
有点想不明白。请指点

发表于 2018-3-27 12:09

应先单独调fir

发表于 2018-3-27 13:28

gxs64 发表于 2018-3-27 12:09
应先单独调fir

可是A/D我事先调过，是通的

发表于 2018-3-27 15:05

你同样输入1v 10hz 与 50kHz，看输出信号电压幅度一样吗？

发表于 2018-3-27 15:52

先在MATLAB调好fir，倒成c语言再调试，最后联调。

发表于 2018-3-27 18:06

xuyaqi 发表于 2018-3-27 15:05
你同样输入1v 10hz 与 50kHz，看输出信号电压幅度一样吗？

好的，我去试试

发表于 2018-3-30 08:23

将ad的数据通过chipscope存到计算机，然后用matlab进行分析。
再将matlab的系数转为fpga内部参量，用chipscope看滤波后的效果

[FPGA] 讨论下FPGA的FIR滤波器

本帖子中包含更多资源

相关帖子

浏览过的版块

精英会员奖章

沉静之湖泊

十世金身

技术导师奖章

湍急之河流

突出贡献奖章

七世轮回