《Cortex-M0权威指南》之体系结构---嵌套中断控制器（NVIC）

发表于 2019-1-30 13:32

　　为了管理中断请求的优先级并处理其他异常，Cortex-M0处理器内置了嵌套中断控制器（NVIC）。NVIC的一些可编程控制器控制着中断管理功能，这些寄存器被映射到系统地址空间里，它们所处的区域被称为系统控制空间（SCS）。

　　NVIC有以下特性：

灵活的中断管理；
支持嵌套中断；
向量化的异常入口
中断屏蔽

发表于 2019-1-30 13:32

灵活的中断管理
　　Cortex-M0处理器中，每一个外部中断都可以被使能或者禁止，并且可以被设置为挂起状态或者清除状态。处理器的中断可以是信号级的（在中断服务程序清除中断请求以前，外设的请求会一直保持），也可以是脉冲形式的（最小一个始终周期），这样中断控制器就可以处理任何中断源。

发表于 2019-1-30 13:32

支持嵌套中断　　
　　Cortex-M0处理器的任何中断都有一个固定或者可编程的中断优先级。当外部中断之类的异常发生时，NVIC将该异常的优先级与当前的优先级进行比较，如果新的优先级更高，当前的任务会被暂定，一些寄存器的值被压栈处理，然后处理器开始处理新的异常程序，这个过程也被称为“抢占”。高优先级的中断完成后，异常返回就会执行，处理器自动进行出栈操作恢复刚才寄存器的值，并继续运行刚才的任务。这种机制并没有带来软件开销。

发表于 2019-1-30 13:33

向量化的异常入口
　　异常发生时，处理器需要定位异常对用的程序入口。传统的处理方式需要软件去完成。而M0处理器会从存储器的向量表中，自动定位异常的程序入口。从异常到异常的处理事件会被缩减。

发表于 2019-1-30 13:33

中断屏蔽
　　NVIC通过PRIMASK特殊寄存器提供了一种中断屏蔽机制，NVIC除了硬件错误和NMI之外，可以屏蔽所有的异常。有些操作，比如对时间敏感的控制任务或实时多媒体解码任务，不应该被打断，此时中断屏蔽的作用就表现了出来。

发表于 2019-1-30 13:33

系统控制块（SCB）
　　除了NVIC，系统控制空间也包含了许多系统管理的寄存器，这些寄存器被称为系统控制块。其中有些寄存器控制休眠模式和系统异常配置，另外还有两个寄存器包含了处理器的识别代码（调试器可使用该代码识别处理器的类型）。

发表于 2020-4-20 22:12

如果有完整的就好了

发表于 2020-4-20 22:13

没说怎么修改优先级啊。

[资料工具] 《Cortex-M0权威指南》之体系结构---嵌套中断控制器（NVIC）

相关帖子

浏览过的版块

浏览过的版块