wire和reg的问题

发表于 2011-9-6 21:17

作为一名菜鸟，请问一下高手，关于wire和reg在具体定义中的区别？谢谢大家！

发表于 2011-9-7 20:26

记住这2点就可以了，不要扣语法，真正用到的就那两句
1： wire  型  用在要用assign 赋值的信号，或者用做模块端口之间的连线，比如：
wire  a  ；
assign a = b&c；
2 ：reg 型用做需要使用always 赋值的信号，可以用来描述组合逻辑和时序逻辑比如
reg  a；
akways@（*） //组合逻辑与门
begin
   a = b&c;
end

always@(posedge clk or negedge rst_n) //时序逻辑与门后面连接D触发器，用clk上升沿触发
begin
   if(rst_n == 1'b0)
      a <= 1'b0;
else
      a <= b&c;
end

发表于 2011-9-7 21:40

LS讲得很干净利落...reg用在要自保持,沿触发中,wire由外部驱动,用在电平触发中.

发表于 2011-9-12 20:16

呵呵，谢谢啊！作为新手入门FPGA该如何着手 2# utopiaworld

发表于 2011-9-12 20:20

很简洁明了，谢啦 3# sxhhhjicbb

发表于 2011-9-12 20:23

用在电平触发？组合逻辑也是敏感电平触发啊，貌似有点不对吧？ 3# sxhhhjicbb

wire和reg的问题

相关帖子

浏览过的版块

突出贡献奖章

沉静之湖泊

缘定三生

技术领袖奖章

浏览过的版块

突出贡献奖章

沉静之湖泊

缘定三生

技术领袖奖章