MSP430F5438的DCO频率究竟是如何确定的

发表于 2019-7-31 23:14

发表于 2019-7-31 23:16

有FLL的430中，DCO频率有两种设置方法。
一种是由DCORSEL、DCO、MOD设定，
另一种就是由
Fdco=D*(N+1)*(Ffllrefclk/n)
Fdcodiv=(N+1)*(Ffllrefclk/n)
两个公式计算。

发表于 2019-7-31 23:17

嗯，我再看用户指南时，说FLL对DCO的频率起稳定作用。这里的“稳定”是什么意思呢？

发表于 2019-7-31 23:19

是不是先要通过DCORSEL、DCO、MOD设置一个范围，然后再由FLL去在这个范围内精确稳定到某一个值啊？

发表于 2019-7-31 23:21

这么这样了？

发表于 2019-7-31 23:22

因为每次我对UCSCTL2中的FLLD设置时，通过管脚输出的DCO和DCODIV频率都不是通过上述两个公式计算得到的。

发表于 2019-7-31 23:24

FLL是指Fre Locked Loop是锁频环的意思，可以对DCO的频率做锁定，提高时钟的稳定性

发表于 2019-7-31 23:25

锁频环可以理解为一个负反馈， Faclk 是一端，分频后的DCO 是另一端，分频系数就是这里的D 和 N ，找个5系列的用户指南看一下就会比较清晰。

发表于 2019-7-31 23:27

正常就是1MHZ信号。

发表于 2019-7-31 23:28

默认DCO设置为RSELx = 7, DCOx = 3, MODx = 0

发表于 2019-7-31 23:30

在MSP430F5438的频率设置中一般采用DCO

发表于 2019-7-31 23:32

改变一下SMCLK的频率,这就要改变DCO的频率

发表于 2019-7-31 23:33

MODx 在负责混合两个 DCO 频率， Fdco 和 Fdco1 之间产生一个有效的频率并扩展时钟驱动能力，减少电磁干扰。

发表于 2019-7-31 23:35

__bis_SR_register(SCG0);                // Disable the FLL control loop
UCSCTL0 = 0x0000;                      // Set lowest possible DCOx, MODx
UCSCTL1 = DCORSEL_5;                   // Select DCO range 16MHz operation
UCSCTL2 = FLLD_1 + 244;                // Set DCO Multiplier for 8MHz
                                       // (N + 1) * FLLRef = Fdco
                                       // (244 + 1) * 32768 = 8MHz
                                       // Set FLL Div = fDCOCLK/2
__bic_SR_register(SCG0);                // Enable the FLL control loop

发表于 2019-7-31 23:38

由DCORSEL、DCO、MOD设定

初始化DCO至8MHz

发表于 2019-7-31 23:40

msp430f5438时钟系统介绍，就是这个链接。

发表于 2019-7-31 23:42

DCO最大频率为16MHz

发表于 2019-7-31 23:43

嗯，预料中的结果，先结贴吧，多谢大家啦

[MCU] MSP430F5438的DCO频率究竟是如何确定的

相关帖子