pcie硬件电路的问题

发表于 2011-11-16 17:44

我用V5 30T 的ROCKETIO实现pcie，每两组ROCKETIO都有自己的输入参考时钟，关键的问题是我实现的是PCIE_X4 需要四组ROCKETIO, 参考ML605开发板，从金手指引入的参考时钟100MHZ先经过一个BUFF之后作为其中四组（pcie0-3）ROCKETIO的参考时钟（ML605使用的是V6 240T 实现PCIE_X8）另外四组（pcie4-7）使用的是250MHZ的参考时钟，其中250MHZ是100MHZ经过ICS874001I时钟芯片而来的，我的疑问是pcie所用的8对ROCKETIO的参考时钟不同这样可以吗？而我用30T来实现pcie_x4 该怎么来做呢？

发表于 2011-11-16 22:28

参考相关设计吧。
PCIE这块，需要的知识太多了。

发表于 2011-11-17 09:36

100/125/250M是可以选的，进入FPGA后有个PLL可以产生GTP需要的时钟。

发表于 2011-11-17 22:44

发表于 2011-11-17 22:44

楼主怎么没有回答啊

发表于 2011-11-18 09:24

距根据安富利的技术支持说，两组rapdio公用一个参考时钟即可。

发表于 2011-11-18 09:53

距根据安富利的技术支持说，两组rapdio公用一个参考时钟即可。
zhubaojun 发表于 2011-11-18 09:24

因为你说的太简单，不好分析。
听了解你详细情况的技术支持的吧。

pcie硬件电路的问题

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

沉静之湖泊

经常做客

技术新星奖章