21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › VHDL语言中字符串不定态位如何表示
返回列表 发新帖我要提问

[VHDL] VHDL语言中字符串不定态位如何表示

[复制链接]
 楼主| zhulin 发表于 2019-10-8 11:37 | 显示全部楼层 |阅读模式
vhdl语言, 字符串, cis, logic, ST
VHDL语言中字符串未定义位如何表示，书上说STD_LOGIC里X表示不定状态，但实际使用时，综合报错。
例如: case ABC is
        when "11X" =>
                             d<= '1';
                 .
                 .
                 .
请问各位，不定态位如何表示才能综合不报错，谢谢
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部
zhulin

66

主题

182

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部