[DSP] 在DSP的内存0X80000000里面没有任何数据

[复制链接]
 楼主| wyjie 发表于 2020-1-1 13:29 | 显示全部楼层 |阅读模式
2片DSP6678,分别是DSP-A和DSP-B;通过CPS1848(RAPID IO SWITCH)连接,每个DSP 4路SRIO LANE都连上了(初步跑在X4模
式),,FPGA控制DSP和CPS上电、复位。FPGA也和CPS1848连接了。     目前速率是1.25G/S,X4模式
软件例程是官网提供的.:目录是\K1_STK_v1.1\K1_STK_v1.1\SRIO 程序是SRIO_Test.c 和 SRIO_2DSP_Test.c
现测试FPGA和DSP之间的通信。通过修改例程,DSP给FPGA发送NWRITE已经成功。

现在问题是,FPGA给DSP发送SRIO数据包,FPGA能显示端口配置正确,FPGA往DSP的DDR3存储空间发送数据后,在DSP的内存0X80000000里面没有任何数据?
huangchui 发表于 2020-1-1 13:34 | 显示全部楼层
FPGA显示端口链接正常吗
 楼主| wyjie 发表于 2020-1-1 13:37 | 显示全部楼层
正常
 楼主| wyjie 发表于 2020-1-1 13:41 | 显示全部楼层
DSP也是通过CPS发过去的,FPGA通过CPS就不行吗?
 楼主| wyjie 发表于 2020-1-1 13:45 | 显示全部楼层
FPGA是用的IP核,自己组数据包,在组包的过程中,SRIO有没有数据大小端的要求?
 楼主| wyjie 发表于 2020-1-1 13:49 | 显示全部楼层
还有,操作的DSP内存地址有没有问题,能不能往这个地址写?不知道往哪里分析了。。。。
午夜粪车 发表于 2020-1-1 13:53 | 显示全部楼层

d采样的程序,采用中断
 楼主| wyjie 发表于 2020-1-1 13:58 | 显示全部楼层

地址没问题吧?
 楼主| wyjie 发表于 2020-1-1 14:02 | 显示全部楼层
dsp只做好初始化
 楼主| wyjie 发表于 2020-1-1 14:06 | 显示全部楼层
id设置,,fpga往dsp的ddr3空间写数也没问题吧
lizye 发表于 2020-1-1 14:09 | 显示全部楼层
怎么不使用emif接口
liliang9554 发表于 2020-1-1 14:12 | 显示全部楼层

http://blog.csdn.net/haiyonghao/article/details/70244003
zhenykun 发表于 2020-1-1 14:15 | 显示全部楼层
这个单步调试有问题吗
spark周 发表于 2020-1-1 14:20 | 显示全部楼层
https://wenku.baidu.com/view/2496f27e0740be1e640e9a11.html
zhenykun 发表于 2020-1-1 14:24 | 显示全部楼层
以前用过emif,读写FPGA。
dengdc 发表于 2020-1-1 14:27 | 显示全部楼层
ti\pdk_C6678_1_1_2_5\packages\ti\transport\ipc\examples\srioIpcBenchmark\device_srio.c
shimx 发表于 2020-1-1 14:31 | 显示全部楼层

TI好像有这个的代码可以参考。
午夜粪车 发表于 2020-1-1 14:34 | 显示全部楼层
发送成功的话,一般都会有个标志的,具体需要看数据手册。
 楼主| wyjie 发表于 2020-1-1 14:37 | 显示全部楼层

嗯,预料中的结果,多谢大家啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

927

主题

12706

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部

927

主题

12706

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部