stm32f030单片机引脚不能完全拉低

[复制链接]
 楼主| 一抹笑zZ 发表于 2020-1-10 09:53 | 显示全部楼层 |阅读模式
本帖最后由 一抹笑zZ 于 2020-1-10 13:24 编辑

请问各位有没有遇到过单片机引脚不能完全拉低的,并不是所有的都是这样的,大概每10块板子出现一块这样的现象,每块板子连了40个mos,偶尔会出现mos烧坏的现象,通常这种板子测的门电压为0.3V左右,导致mos微导通,然后把器件都卸掉后,发现单片机还是有零点几V的电压

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×

评论

tyw
要求0v,就在i/o口加下拉电阻  发表于 2020-1-10 10:01
ningling_21 发表于 2020-1-10 10:15 | 显示全部楼层
电路设计或许有问题
叶春勇 发表于 2020-1-10 10:30 | 显示全部楼层
电路图贴出来瞧瞧
 楼主| 一抹笑zZ 发表于 2020-1-10 11:01 | 显示全部楼层
叶春勇 发表于 2020-1-10 10:30
电路图贴出来瞧瞧

电路图已贴
yueguang3048 发表于 2020-1-10 13:06 | 显示全部楼层

按照T叔的建议,放置一个下拉电阻(4.7K、10K、100K),另外你的GPIO初始化代码贴一下吧。
 楼主| 一抹笑zZ 发表于 2020-1-10 13:26 | 显示全部楼层
yueguang3048 发表于 2020-1-10 13:06
按照T叔的建议,放置一个下拉电阻(4.7K、10K、100K),另外你的GPIO初始化代码贴一下吧。 ...

贴出来了,代码里设置下拉不知道是不是一样的效果
ayb_ice 发表于 2020-1-10 13:37 | 显示全部楼层
应该是硬件的问题

搞个板,保留必要的外围,测试,

如果设计没有问题,这个电路不可能损坏GPIO,
yueguang3048 发表于 2020-1-10 13:37 | 显示全部楼层
配置成下拉 GPIO_PuPd_DOWN 试试
cainiao518 发表于 2020-1-10 15:28 | 显示全部楼层
一抹笑zZ 发表于 2020-1-10 13:26
贴出来了,代码里设置下拉不知道是不是一样的效果

代码里设置的不是下拉,是无上拉和下拉电阻

评论

[url=home.php?mod=space&uid=7589]@tyw[/url] :他的代码应该改一下,配置成下拉  发表于 2020-1-10 15:35
tyw
一般I/O口符合TTL电平,0.2v也认为是0了,所以不保证是0v,只有加下拉电阻来弥补了.  发表于 2020-1-10 15:33
 楼主| 一抹笑zZ 发表于 2020-1-10 15:36 | 显示全部楼层
cainiao518 发表于 2020-1-10 15:28
代码里设置的不是下拉,是无上拉和下拉电阻

代码里设置的是无上下拉,准备改成下拉试一下
wh6ic 发表于 2020-1-10 16:30 | 显示全部楼层
本帖最后由 wh6ic 于 2020-1-10 16:39 编辑

经过
叶春勇 发表于 2020-1-11 12:51 | 显示全部楼层
D1不贴

要加下拉电阻。至少要避免下单片机上电时的悬空态

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
airwill 发表于 2020-1-11 13:35 | 显示全部楼层
虽然说了原因, 但是感觉并未抓到问题的关键, 什么场景也很重要
叶春勇 发表于 2020-1-11 20:26 | 显示全部楼层
驱动mos没有限流电阻,感性负载通过栅漏电容,直接往单片机里灌,没有电流限制,单片机引脚很容易出问题。
zyj9490 发表于 2020-1-11 21:08 | 显示全部楼层
端口输出电压分压下,可绝对降在MOS管VTH下,可见VTH也太低了,那一款的MCU的端口指标输出低电平时,只能保证小于0.3VDD.因此,必须另外部电路驱动保证不开启VTH .
caoenq 发表于 2020-1-13 08:37 | 显示全部楼层
这个单片机的口碑还是不错的,你要是跟他处不好,你自己找原因。
XZL 发表于 2020-1-13 16:49 | 显示全部楼层
呵呵,电路设计的原因。MCU驱动NPN三极管、NMOS管,都要加一个下拉电阻。因为MCUD的引脚是双向口,在输入状态下(上电期间,还没有完成初始化操作时)是高阻态,内部弱上拉,会导致三极管或MOSE管导通。加上下拉电阻就可避免。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

31

主题

160

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部