请问正式端口在实体中不存在是什么原因？

登录 · 发表于 2020-1-11 22:41

我写了一段vhdl程序，想在vivado上进行时序仿真，可是提示[VRFC 10-718] formal port <d_in> does not exist in entity <\TOP_QSN_model\>. Please compare the definition of block <\TOP_QSN_model\> to its component declaration and its instantion to detect the mismatch.这是顶层文件的实体部分：

这是tb文件的声明、例化部分：

这段程序在进行功能仿真时没有问题，但是在时序仿真时出现了问题，提示tb文件中的输入端口d_in和d_out在顶层文件中不存在，请问这是什么原因？

dirtwillfly · 发表于 2020-1-11 22:43

求大佬解答，我只是个新人，怎么都解决不了这个问题。

发表于 2020-1-13 11:17

请问有谁能解答一下吗？

请问 正式端口在实体中不存在 是什么原因？

本帖子中包含更多资源

相关帖子

评论

请问正式端口在实体中不存在是什么原因？